本实用新型涉及信号采集处理，具体涉及四通道高速采集处理电路。
背景技术：
信号采样也称抽样(sample)，是连续信号在时间上的离散化，即按照一定时间间隔△t在模拟信号x(t)上逐点采取其瞬时值。它是通过采样脉冲和模拟信号相乘来实现的。采样间隔的选择和信号混淆：对模拟信号采样首先要确定采样间隔。如何合理选择△t涉及到许多需要考虑的技术因素。一般而言，采样频率越高，采样点数就越密，所得离散信号就越逼近于原信号。但过高的采样频率并不可取，对固定长度(t)的信号，采集到过大的数据量(n＝t/△t)，给计算机增加不必要的计算工作量和存储空间；若数据量(n)限定，则采样时间过短，会导致一些数据信息被排斥在外。采样频率过低，采样点间隔过远，则离散信号不足以反映原有信号波形特征，无法使信号复原，造成信号混淆。
信号处理(signalprocessing)是对各种类型的电信号，按各种预期的目的及要求进行加工过程的统称。对模拟信号的处理称为模拟信号处理，对数字信号的处理称为数字信号处理。所谓"信号处理"，就是要把记录在某种媒体上的信号进行处理，以便抽取出有用信息的过程，它是对信号进行提取、变换、分析、综合等处理过程的统称。
随着技术的发展，数据采集处理的效率也是一项重要指标，而现有技术数据采集处理速度太慢，采集通道为单一通道或者双通道，采集速度有待提高。因此，急需一种高速采集处理电路。
技术实现要素：
本实用新型所要解决的技术问题是：现有技术数据采集处理速度太慢，采集通道通常为单一通道或者双通道，采集速度有待提高。本实用新型提供了解决上述问题的四通道高速采集处理电路。
本实用新型通过下述技术方案实现：
四通道高速采集处理电路，包括用于采集信号的四条通道，所述四条通道均与同一fpga连接；
每条通道均包括依次连接的第一sma接口、第一隔直器、三个lna低噪声放大器、第一变压器以及模数转换器；
所述四条通道中的模数转换器均与同一fpga连接；
所述四条通道中，模拟信号经所述第一sma接口接入，经所述第一隔直器隔直后由所述三个lna低噪声放大器放大，经所述第一变压器调压后实现单端转差分阻抗匹配，经所述模数转换器转换为数字信号；所述四条通道内的数字信号送入所述fpga。
设计原理：四通道高速采集处理电路是基于非标结构的定制模块。板载四片高速adc及大容量fpga，对外提供标准光纤接口及网络接口，可以满足实时快速信号采集及高速数据传输。相较于现有技术采集通道更多，采集数据更快。
采集传输数据不仅限于四条通道同时采集传输数据，其每条通道可以单独传输数据，当数据量较少时通一条通道或两条通道传输数据，当数据量较大时通过三条通道或四条通道传输数据。
进一步的，还包括射频测试电路，所述射频测试电路与所述四条通道的任意一个模数转换器连接；所述射频测试电路包括依次连接的第二sma接口、第二隔直器、衰减器以及第二变压器；
进一步的，经所述第二隔直器隔直，经衰减器衰减信号，经所述第二变压器调压，经所述模数转换器转换为数字信号，送入所述fpga。
进一步的，所述模数转换器与所述fpga之间通过串口连接，每个所述模数转换器与每个所述fpga之间设有16个串口。
进一步的，还包括时钟电路，所述时钟电路包括数字时钟电路和模数转换器串口时钟电路。
进一步的，所述数字时钟电路包括2颗晶振，1颗晶振为所述fpga提供基准工作时钟，1颗晶振为所述fpga提供mgt光纤模块工作时钟。
进一步的，所述模数转换器串口时钟电路包括4片lmx2595和5片hmc7043；5片hmc7043中的一片hmc7043支持1路内时钟，选用1颗温补晶振，该片hmc7043分别为4片lmx2595提供参考工作时钟，并为后级4片hmc7043提供同步信号；4片lmx2595为分别为后级4片hmc7043提供输入时钟，时钟频率等于所述模数转换器的采样率；4片hmc7043分别为4片模数转换器提供成对的所述串口内的时钟，同时为所述fpga提供8路参考时钟和4路参考信号。
进一步的，所述fpga还设有flash接口，且连接有ddr3，所述flash接口用于输出视频数据，所述ddr3用于存储数据。
本实用新型具有如下的优点和有益效果：
1、本实用新型四通道高速采集处理电路，板载四片超高速adc及大容量fpga，对外提供标准光纤接口及网络接口，可以满足实时信号处理及高速数据传输。
2、本实用新型四通道高速采集处理电路，四个通道均设有模数转换器和三个lna低噪声放大器，每个通道都可以采集信号，对输入信号进行模数转换、三级放大，放大增益≥40db，四个通道的数据送入fpga，信号处理结果通过光纤传给外部设备。
3、本实用新型四通道高速采集处理电路，设有射频测试电路，信号不经过三个lna低噪声放大器直接进行信号采样，方便测试。
附图说明
此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：
图1为本实用新型四通道高速采集处理电路的原理示意图。
图2为本实用新型四通道高速采集处理电路的四通道模块示意图。
图3为本实用新型四通道高速采集处理电路的数字时钟电路示意图。
图4为本实用新型四通道高速采集处理电路的adcjesd204b时钟电路示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。
实施例1
请参考图1至图2，四通道高速采集处理电路，包括用于采集信号的四条通道，所述四条通道均与同一fpga连接；
每条通道均包括依次连接的第一sma接口、第一隔直器、三个lna低噪声放大器、第一变压器以及模数转换器；
所述四条通道中的模数转换器均与同一fpga连接；
所述四条通道中，模拟信号经所述第一sma接口接入，经所述第一隔直器隔直后由所述三个lna低噪声放大器放大，经所述第一变压器调压后实现单端转差分阻抗匹配，经所述模数转换器转换为数字信号；所述四条通道内的数字信号送入所述fpga。
本技术方案中的fpga为成熟的现有技术，其对采集数据的处理采用现有技术，本实施例中不再赘述其具体处理方式其内部构造及程序不作改动，fpga仅调整为用于接收处理四个通道中模数转换器的数据，并采用现有技术的处理方法进行处理，本实施例的改进重点在于增设采集传输通道采集传输数据，4个采集传输通道构成的采集电路为本实施例的重要改进点。
设计原理：四通道高速采集处理电路是基于非标结构的定制模块。板载四片高速adc及大容量fpga，对外提供标准光纤接口及网络接口，可以满足实时快速信号采集及高速数据传输。相较于现有技术采集通道更多，采集数据更快。
本实施例采集传输数据不仅限于四条通道同时采集传输数据，其每条通道可以单独传输数据，当数据量较少时一条通道或两条通道传输数据，当数据量较大时三条通道或四条通道传输数据。
四个通道均设有模数转换器和三个lna低噪声放大器，每个通道都可以采集信号，对输入信号进行模数转换、三级放大，放大增益≥40db，四个通道的数据同时送入fpga进行处理。优选的，所述模数转换器与所述fpga之间通过jesd204b接口连接，每个所述模数转换器与每个所述fpga之间设有16个jesd204b接口。优选的，模数转换器的芯片型号为adc12dj3200，fpga的芯片型号为xc7vx690t-2ffg1927i，所述四条通道内的变压器型号为bal-0009smg，所述fpga还设有flash接口，且连接有ddr3，所述flash接口用于视频输出，所述ddr3的内存为2gb，芯片型号为mt41k512m16，用于存储数据。所述fpga还连接有光纤模块：2条qsfp 和2条sfp 、spi接口、rs232接口、phy端口物理层以及rj45端口，仅用于连接外部设备传输数据。
实施例2
请参考图1，本实施例与实施例1的区别在于，采集处理电路还包括射频测试电路，所述射频测试电路与所述模数转换器连接；所述射频测试电路包括：sma接口、隔直器、衰减器、变压器；射频测试电路中，信号无需经lna低噪声放大器进行采样，便于测试；信号经所述sma接口接入，经所述隔直器隔直后由所述衰减器衰减信号，衰减值为5db，经所述变压器后实现单端转差分阻抗匹配，经所述模数转换器后转换为数字信号输入至所述fpga进行测试；优选所述射频测试电路中的变压器为bal-0009smg。
实施例3
请参考图1，本实施例与实施例1、实施例2的区别在于，所述fpga还设有光纤接口、网络接口；所述光纤接口包括两个qsfp 接口、两个sfp 接口，支持高达40gbps(4通道x10gbps)的数据速率，同时兼容10gbps、5gbps、2.5gbps数据传输速率；所述网络接口包括rj45接口、spi接口、rs232接口，所述rj45接口与所述fpga之间连接有cpu和phy，支持千兆以太网传输；所述spi接口和所述rs232接口支持tcp/ip或udp协议。
光纤接口和所述网络接口用于实时信号处理及高速数据传输，信号处理结果通过所述光纤接口传给外部设备。
实施例4
请参考图3-4，所述采集处理电路还包括时钟电路，所述时钟电路包括数字时钟电路和模数转换器串口时钟电路(adcjesd204b)时钟电路两部分；所述数字时钟电路包括1颗50mhz晶振，为所述fpga提供基准工作时钟；1颗156.25mhz晶振，为所述fpga提供mgt光纤模块工作时钟；1颗24mhz晶体，为arm提供参考工作时钟；两颗25mhz晶体，为网络phy提供工作时钟；
所述adcjesd204b时钟电路包括4片lmx2595和5片hmc7043，5片hmc7043中的一片hmc7043支持1路内时钟，选用100mhz温补晶振，且分别为4片lmx2595提供参考工作时钟，并为后级4片hmc7043提供rfsync同步信号；4片lmx2595为分别为后级4片hmc7043提供输入时钟，时钟频率等于所述adc12dj3200芯片的采样率，采样率可调范围为0-3.2ghz；4片hmc7043分别为4片adc12dj3200芯片提供成对的所述jesd204b接口内的时钟，同时为所述fpga提供8路参考时钟和4路参考信号。优选的，时钟电路使用的芯片信号为hmc7043。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
1.四通道高速采集处理电路，其特征在于，包括用于采集信号的四条通道，所述四条通道均与同一fpga连接；
每条通道均包括依次连接的第一sma接口、第一隔直器、三个lna低噪声放大器、第一变压器以及模数转换器；
所述四条通道中的模数转换器均与同一fpga连接；
所述四条通道中，模拟信号经所述第一sma接口接入，经所述第一隔直器隔直后由所述三个lna低噪声放大器放大，经所述第一变压器调压后实现单端转差分阻抗匹配，经所述模数转换器转换为数字信号；所述四条通道内的数字信号送入所述fpga。
2.根据权利要求1所述的四通道高速采集处理电路，其特征在于，还包括射频测试电路，所述射频测试电路与所述四条通道的任意一个模数转换器连接；所述射频测试电路包括依次连接的第二sma接口、第二隔直器、衰减器以及第二变压器；
所述射频测试电路中，模拟信号经所述第二sma接口接入，经所述第二隔直器隔直，经衰减器衰减信号，经所述第二变压器调压，经所述模数转换器转换为数字信号，送入所述fpga。
3.根据权利要求1所述的四通道高速采集处理电路，其特征在于，所述模数转换器与所述fpga之间通过串口连接，每个所述模数转换器与每个所述fpga之间设有16个串口。
4.根据权利要求1所述的四通道高速采集处理电路，其特征在于，还包括时钟电路，所述时钟电路包括数字时钟电路和模数转换器串口时钟电路。
5.根据权利要求4所述的四通道高速采集处理电路，其特征在于，所述数字时钟电路包括2颗晶振，1颗晶振为所述fpga提供基准工作时钟，1颗晶振为所述fpga提供光纤模块工作时钟。
6.根据权利要求4所述的四通道高速采集处理电路，其特征在于，所述模数转换器串口时钟电路包括4片lmx2595和5片hmc7043；5片hmc7043中的一片hmc7043支持1路内时钟，选用1颗温补晶振，该片hmc7043分别为4片lmx2595提供参考工作时钟，并为后级4片hmc7043提供同步信号；4片lmx2595为分别为后级4片hmc7043提供输入时钟，时钟频率等于所述模数转换器的采样率；4片hmc7043分别为4片模数转换器提供成对的所述串口内的时钟，同时为所述fpga提供8路参考时钟和4路参考信号。
7.根据权利要求1所述的四通道高速采集处理电路，其特征在于，所述fpga还设有flash接口，且连接有ddr3，所述flash接口用于输出视频数据，所述ddr3用于存储数据。
技术总结