本实用新型涉及电子电路设计技术领域，具体涉及一种三通道高速采集板卡。
背景技术：
现有的模拟信号采集板卡大都是将采集的模拟信号通过模数转换模块转化为数字信号后，直接传输至连接器，再由连接器传输至后续处理电路，其在使用过程中存在一些不足：对模拟信号的采集、转化及传输效率不高；整体同步性较差、延迟较高；不能有效支持内外时钟的切换管理。
技术实现要素：
本实用新型针对现有技术存在的不足，提供一种三通道高速采集板卡，其应用时，支持三路模拟信号的输入，并有效提高对模拟信号的采集处理效率，同时可以提高采集板卡整体处理同步性、有效降低延迟。
本实用新型通过以下技术方案实现：
一种三通道高速采集板卡，包括adc模块、时钟模块、fpga处理器、存储模块、sfp光模块和电源模块，其中：adc模块用于采集模拟信号，并将模拟信号转化为数字信号传输至fpga处理器，fpga处理器用于按设定的逻辑对接收的数字信号进行处理，并将处理后的电信号传输至sfp光模块，sfp光模块将电信号转化为光信号传出，时钟模块设有用于接收外部时钟信号的外时钟接口，同时其还用于产生内部时钟信号，并将内部时钟信号与外部时钟信号进行处理后将对应的时钟信号分别传输至adc模块和fpga处理器，存储模块用于存储fpga处理器的处理数据，电源模块用于向adc模块、时钟模块、fpga处理器、存储模块提供工作电源。
优选地，所述adc模块设有三块ad9680-500型芯片，每块ad9680-500芯片均只接收一路模拟信号。
优选地，在adc模块的模拟信号输入端设有前端电路，用于将模拟输入信号耦合至adc模块。
优选地，所述存储模块为两组mt41k512m16ha-125it型ddr3存储器。
优选地，所述fpga处理器为xc7k480t-2ffg901i型芯片，内设数据接收模块、aurora发送模块、外触发模块、内部定时模块和ddr3乒乓控制模块，数据接收模块用于连接adc模块接收数字信号，外触发模块用于接收时钟模块的时钟信号，并触发内部定时模块完成启动定时，内部定时模块用于触发ddr3乒乓控制模块将数据接收模块接收的信号存入存储模块，aurora发送模块用于通过ddr3乒乓控制模块将存储模块中的信号读出组包，并发送至sfp光模块。
优选地，所述时钟模块采用hmc7044芯片，hmc7044芯片设外时钟接口同于接收320mhz外部时钟信号，同时hmc7044芯片连接有20mhz温补晶振，用于产生内部时钟信号。
优选地，所述电源模块包括两个ltm4644电源芯片、两个ltm4622电源芯片、两个adm7154电源芯片、一个adm7158电源芯片、一个adp7158电源芯片和一个adp7159电源芯片，ltm4644电源芯片和ltm4622电源芯片均接入5vd外部电压，其中一个ltm4644电源芯片输出1.0vd，另一个ltm4644电源芯片输出1.2vd、1.5vd、3.3vd和3.6vd，3.6vd再分别接入两个adm7154电源芯片和一个adp7158电源芯片输出3va、3.3vc，其中一个ltm4622电源芯片输出2.5vd，另一个ltm4622电源芯片输出1.15vd，其中，2.5vd再分别接入adm7158电源芯片和adp7159电源芯片输出1.9va和1.9vd，1.0vd、1.2vd用于fpga处理器供电，1.5vd用于存储模块供电，3.3vc用于时钟模块供电，3.3vd用作整板数字电源，3va、1.9va、1.9vd和1.15vd用于adc模块供电。
本实用新型具有如下的优点和有益效果：
1、本实用新型一种三通道高速采集板卡，可同时支持三路模拟信号的输入，并有效提高对模拟信号的采集处理效率。
2、本实用新型一种三通道高速采集板卡，可以提高采集板卡整体处理同步性、有效降低延迟。
3、本实用新型一种三通道高速采集板卡，可以支持内外时钟的切换及倍频管理。
4、本实用新型一种三通道高速采集板卡，通过aurora发送模块与sfp光模块的对接以及sfp光模的信号转化传输，可以有效提高采集信号的后续传输效率。
附图说明
此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：
图1为本实用新型的结构示意图；
图2为实施例中的前端电路图；
图3为实施例中的fpga处理器的结构框图；
图4为实施例中的fpga芯片与ddr3存储器的连接示意；
图5为实施例中时钟模块设计示意图；
图6为实施例中的电源模块设计示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。
实施例
如图1所示，一种三通道高速采集板卡，包括adc模块、时钟模块、fpga处理器、存储模块、sfp光模块和电源模块，其中：adc模块用于采集模拟信号，并将模拟信号转化为数字信号传输至fpga处理器，fpga处理器用于按设定的逻辑对接收的数字信号进行处理，并将处理后的电信号传输至sfp光模块，sfp光模块将电信号转化为光信号传出，时钟模块设有用于接收外部时钟信号的外时钟接口，同时其还用于产生内部时钟信号，并将内部时钟信号与外部时钟信号进行处理后将对应的时钟信号分别传输至adc模块和fpga处理器，存储模块用于存储fpga处理器的处理数据，电源模块用于向adc模块、时钟模块、fpga处理器、存储模块提供工作电源。本设计采用adc fpga 光纤的架构。adc芯片采用高速adc，前端模拟信号通过adc模数转换成数字信号，并通过高速串行接口传输到fpga。fpga对外通过gtx接口，采用光纤协议进行通信,设计三路光纤接口，单lane设计最大速率为10.3125gbps，对信号的采集、转化及传输效率高。
adc模块设有三块ad9680-500型芯片，每块ad9680-500芯片均只接收一路模拟信号。ad9680-500型芯片特性如下：
双通道
14位分辨率
采样率：最大可达500msps
1.9vp-p满量程输入
jesd204b数字输出
sfdr＝92dbfs±1dbfs，100dbfs±2dbfs，170mhz输入，250msps
snr＝75.5dbfs(210mhz输入，250msps)。
在adc模块的模拟信号输入端设有如图2所示的前端电路，用于将模拟输入信号耦合至adc模块。有多种有源或无源方法可以驱动ad9680-500，不过，通过差分方式驱动模拟输入可实现最佳性能。在snr和sfdr为关键参数的应用中，因为大部分放大器的噪声性能不足以实现ad9680-500的真正性能，所以输入配置中采用差分变压器耦合。对于中低频率，使用双变压器网络，对于第二或第三奈奎斯特区中的较高频率，移除一些前端无源元件，确保其以宽带工作。ad芯片工作由四种电源 1.25va、 3.3va、 1.25vd、 2.5va。其中 1.25va、 2.5va是模拟电源，分别由低噪声的ldo供电，减小电源对前端模拟信号的干扰。 2.5vd是数字电源可以采用板上数字电源。
如图3所示，存储模块为两组mt41k512m16ha-125it型ddr3存储器，fpga处理器为xc7k480t-2ffg901i型芯片，内设数据接收模块、aurora发送模块、外触发模块、内部定时模块和ddr3乒乓控制模块，数据接收模块用于连接adc模块接收数字信号，外触发模块用于接收时外触发信号，并触发内部定时模块完成启动定时，内部定时模块用于触发ddr3乒乓控制模块将数据接收模块接收的信号存入存储模块，aurora发送模块用于通过ddr3乒乓控制模块将存储模块中的信号读出组包，并发送至sfp光模块。该fpga核心电压为1.0v。具有477460个logiccells，380个可用io，34380kbit内部ram，1920个内部乘法器，32个gtx引脚，可充分满足用户逻辑设计需求。fpga的供电设计中要特别注意上电时序的控制，保证内核电源先于io电源及辅助电源上电，同时电源的滤波电容及储能电容要进行充分考虑，保证fpga工作时电源的干净稳定可靠。fpga工作时钟的设计中要特别注意将外部输入时钟连接到全局时钟上(gclock引脚)，以保证时钟在内部逻辑中可使用锁相环模块，提高内部工作时钟质量。在fpga的io引脚连接设计中要特别注意其io电压与周边器件连线电平的匹配，保证所有连线在相互匹配的电压下工作，避免发生信号反射及阻抗失配的情况。fpga外挂一片支持bpi模式的配置芯片64mb(s29gl01gp13tfi010)和2组ddr3sdram，每组ddr3由2片16bit位宽ddr3sdram(mt41k512m16-107it)拼成32bit位宽，fpga芯片与ddr3的连接电路如图4所示。fpga对外输出三路srio光纤进行数据传输。
如图5所示，时钟模块采用hmc7044芯片，hmc7044芯片设外时钟接口同于接收320mhz外部时钟信号，同时hmc7044芯片连接有20mhz温补晶振，用于产生内部时钟信号。本板设计中有多组时钟，其中adc采样时钟主要用于信号采集，内时钟选择20m温补晶振，温补晶振频率温度稳定度最大能达到1ppm，外时钟接口采用sma接口。内外时钟管理采用时钟pll(hmc7044)，通过hmc7044进行时钟倍频和管理。该芯片内集成两个锁相环，采用单一3.3v供电，参考时钟输入范围为0～800mhz，hmc7044提供14路低噪声且可配置的输出，可以灵活地与许多不同器件接口，包括数据转换器、现场可编程门阵列(fpga)和混频器本振(lo)。hmc7044的dclk和sysref时钟输出可配置来支持cml、lvds、lvpecl和lvcmos等信号标准，不同的偏置设置则可抵消变化的板插入损耗。其中lvpel最大输出频率：1.6ghz，lvds最大输出频率：800mhz，cmos最大输出频率：250mhz。同时，可板载一25mhz时钟晶振，经过一片时钟芯片844664agif，分别输出三路125mhz提供给fpga，用于光纤参考时钟。
如图6所示，电源模块包括两个ltm4644电源芯片、两个ltm4622电源芯片、两个adm7154电源芯片、一个adm7158电源芯片、一个adp7158电源芯片和一个adp7159电源芯片，ltm4644电源芯片和ltm4622电源芯片均接入5vd外部电压，其中一个ltm4644电源芯片输出1.0vd，另一个ltm4644电源芯片输出1.2vd、1.5vd、3.3vd和3.6vd，3.6vd再分别接入两个adm7154电源芯片和一个adp7158电源芯片输出3va、3.3vc，其中一个ltm4622电源芯片输出2.5vd，另一个ltm4622电源芯片输出1.15vd，其中，2.5vd再分别接入adm7158电源芯片和adp7159电源芯片输出1.9va和1.9vd，1.0vd、1.2vd用于fpga处理器供电，1.5vd用于存储模块供电，3.3vc用于时钟模块供电，3.3vd用作整板数字电源，3va、1.9va、1.9vd和1.15vd用于adc模块供电。电源模块的具体供电如下表所示：
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
1.一种三通道高速采集板卡，其特征在于，包括adc模块、时钟模块、fpga处理器、存储模块、sfp光模块和电源模块，其中：adc模块用于采集模拟信号，并将模拟信号转化为数字信号传输至fpga处理器，fpga处理器用于按设定的逻辑对接收的数字信号进行处理，并将处理后的电信号传输至sfp光模块，sfp光模块将电信号转化为光信号传出，时钟模块设有用于接收外部时钟信号的外时钟接口，同时其还用于产生内部时钟信号，并将内部时钟信号与外部时钟信号进行处理后将对应的时钟信号分别传输至adc模块和fpga处理器，存储模块用于存储fpga处理器的处理数据，电源模块用于向adc模块、时钟模块、fpga处理器、存储模块提供工作电源。
2.根据权利要求1所述的一种三通道高速采集板卡，其特征在于，所述adc模块设有三块ad9680-500型芯片，每块ad9680-500芯片均只接收一路模拟信号。
3.根据权利要求1或2所述的一种三通道高速采集板卡，其特征在于，在adc模块的模拟信号输入端设有前端电路，用于将模拟输入信号耦合至adc模块。
4.根据权利要求1所述的一种三通道高速采集板卡，其特征在于，所述存储模块为两组mt41k512m16ha-125it型ddr3存储器。
5.根据权利要求4所述的一种三通道高速采集板卡，其特征在于，所述fpga处理器为xc7k480t-2ffg901i型芯片，内设数据接收模块、aurora发送模块、外触发模块、内部定时模块和ddr3乒乓控制模块，数据接收模块用于连接adc模块接收数字信号，外触发模块用于接收时钟模块的时钟信号，并触发内部定时模块完成启动定时，内部定时模块用于触发ddr3乒乓控制模块将数据接收模块接收的信号存入存储模块，aurora发送模块用于通过ddr3乒乓控制模块将存储模块中的信号读出组包，并发送至sfp光模块。
6.根据权利要求1所述的一种三通道高速采集板卡，其特征在于，所述时钟模块采用hmc7044芯片，hmc7044芯片设外时钟接口同于接收320mhz外部时钟信号，同时hmc7044芯片连接有20mhz温补晶振，用于产生内部时钟信号。
7.根据权利要求1所述的一种三通道高速采集板卡，其特征在于，所述电源模块包括两个ltm4644电源芯片、两个ltm4622电源芯片、两个adm7154电源芯片、一个adm7158电源芯片、一个adp7158电源芯片和一个adp7159电源芯片，ltm4644电源芯片和ltm4622电源芯片均接入5vd外部电压，其中一个ltm4644电源芯片输出1.0vd，另一个ltm4644电源芯片输出1.2vd、1.5vd、3.3vd和3.6vd，3.6vd再分别接入两个adm7154电源芯片和一个adp7158电源芯片输出3va、3.3vc，其中一个ltm4622电源芯片输出2.5vd，另一个ltm4622电源芯片输出1.15vd，其中，2.5vd再分别接入adm7158电源芯片和adp7159电源芯片输出1.9va和1.9vd，1.0vd、1.2vd用于fpga处理器供电，1.5vd用于存储模块供电，3.3vc用于时钟模块供电，3.3vd用作整板数字电源，3va、1.9va、1.9vd和1.15vd用于adc模块供电。
技术总结