本实用新型属于电压检测与校正领域，具体涉及一种加固内存卡的电压检测与校正电路。
背景技术：
为满足高性能服务器对大容量内存卡的需求，内存卡通常采用加固设计，以避免内存卡上内存颗粒增多而导致的连接松动和稳定性问题。因承载内存颗粒较多，加固内存卡体积增大，加之主板连接件影响，导致加固内存卡电压降低，影响内存的识别和稳定性。加固内存卡的示意图如图1所示，内存颗粒安装在加固内存卡上，随着加固内存卡体积的增大，受传输电阻影响，远离加固内存卡连接端的内存颗粒的供电电压将降低，影响内存运行的稳定性。
技术实现要素：
本实用新型为了解决上述背景技术中的技术问题，提供一种加固内存卡的电压检测与校正电路。
本实用新型解决上述技术问题的技术方案如下：一种加固内存卡的电压检测与校正电路，包括：位于加固内存卡上的至少一个电压采样电路、位于主板上的至少一个内存卡连接器和位于主板上的电源控制电路，所述电压采样电路通过所述内存卡连接器与所述电源控制电路连接。
本实用新型的有益效果是：电压采样电路，用于采集所述加固内存卡上的供电电压，得到电压采样信号；内存卡连接器，用于将所述电压采样信号传输到所述电源控制电路；电源控制电路，用于根据电压采样信号和预设电压值校正输出至所述加固内存卡的供电电压。通过采集在加固内存卡上的供电电压，并将加固内存卡上的供电电压信号传输给主板上电源控制电路，电源控制电路通过检测加固内存卡上的供电电压信号的变化，而校正主板电源输出，从而起到稳定加固内存卡上的供电电压的作用，从而避免了电压不稳定导致的内存识别和稳定性问题。
在上述技术方案的基础上，本实用新型还可以做如下改进。
进一步，所述电压采样电路包括正极采样点和负极采样点，所述正极采样点和负极采样点分别设置在内存颗粒的供电正极输入端和供电负极输入端附近，所述正极采样点和所述负极采样点一端分别与所述供电正极输入端和所述供电负极输入端相连接，另一端与所述内存卡连接器连接。
进一步，所述正极采样点和所述负极采样点与所述内存卡连接器采用差分布线连接。
进一步，所述内存卡连接器与所述电源控制电路连接采用差分布线连接。
进一步，所述正极采样点和所述负极采样点为至少为2对，在所述正极采样点和所述负极采样点与内存颗粒的供电正极输入端和供电负极输入端之间设置0欧姆电阻或跳线，所述正极采样点和所述负极采样点与内存颗粒的供电正极输入端和供电负极输入端通过0欧姆电阻或跳线连接，通过设置0欧姆电阻或跳线安装与否，选择不同的电压采样位置。
进一步，所述内存卡连接器至少为2个，每个所述内存卡连接器与所述电源控制电路通过0欧姆电阻或跳线连接。
进一步，所述电源控制电路包括电源控制器、与所述电源控制器相连的电源控制器供电电路和与所述电源控制器相连的电压采样信号接收电路。
在上述技术方案中，所述电压采样信号接收电路用于接收电压采样信号，所述电源控制器用于根据所述电压采样信号和预设电压值校正输出供电电压；所述电源控制器供电电路用于向所述电源控制器供电。
本实用新型附加的方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型实践了解到。
附图说明
图1为加固内存卡示意图；
图2为本实用新型实施例的原理示意图；
图3为本实用新型实施例加固内存卡与内存卡连接器的连接电器原理图；
图4为本实用新型实施例加固内存卡上的采样电路原理图；
图5为本实用新型实施例主板上内存卡连接器连接电源控制电路的电路原理图；
图6为本实用新型实施例主板上电源控制电路的电路原理图。
具体实施方式
以下结合附图对本实用新型的原理和特征进行描述，所举实例只用于解释本实用新型，并非用于限定本实用新型的范围。
如图2所示，本实用新型实施例提供了一种加固内存卡的电压检测与校正电路，包括：位于加固内存卡上的至少一个电压采样电路、位于主板上的至少一个内存卡连接器和位于主板上的电源控制电路，所述电压采样电路通过所述内存卡连接器与所述电源控制电路连接。所述电压采样电路，用于采集所述加固内存卡上的供电电压，得到电压采样信号；所述内存卡连接器，用于将所述电压采样信号传输到所述电源控制电路；所述电源控制电路，用于根据电压采样信号和预设电压值校正输出至所述加固内存卡的供电电压。
在上述实施例中，电压采样电路设置在加固内存卡上，主要功能为对加固内存卡上的供电电压进行采样，因加固内存卡与主板系可分离设计，加固内存卡与主板通过内存卡连接器进行电气连接。电源控制电路接受从加固内存卡上采样获取的电压信号，并根据电压信号的大小，校正输出主要供电电压。从而起到根据内存卡上供电电压变化，校正主板电源输出，稳定加固内存卡上的供电电压的作用，避免了电压不稳定导致的内存识别和稳定性问题。
可选地，所述电压采样电路包括正极采样点和负极采样点，所述正极采样点和负极采样点分别设置在内存颗粒供电正极输入端和供电负极输入端附近，分别与所述供电正极输入端和所述供电负极输入端相连接，另一端与所述内存卡连接器连接。
值得注意的是，本领域技术人员应当理解，本实施例所说的“附近”，主要是避免因传输线路电阻而引起的压降，在满足pcb布线和制造工艺许可的情况下，应尽可能地近地靠近内存颗粒的供电输入管脚，一般以供电供入管脚为圆心，不超过加固内存卡pcb板长度的1/10为宜。
通过将采样点设置在内存颗粒供电输入端的附近，减少因传输电阻产生的压降，以使采样电压真实反应内存颗粒供电电压，以提高电源控制电路输入端的精确性，从而使经电源控制电路校正输出的电压更加稳定、可靠。
可选地，所述正极采样点和所述负极采样点与所述内存卡连接器采用差分布线连接。
因加固内存卡工作频率较高，电气信号传输易于受到干扰，通过对采样信号线设置差分布线可以提高信号的完整性和抗干扰能力。
可选地，所述内存卡连接器与所述电源控制电路连接采用差分布线连接。
可选地，所述正极采样点和所述负极采样点为至少为2对，在所述正极采样点和所述负极采样点与内存颗粒的供电正极输入端和供电负极输入端之间设置0欧姆电阻或跳线，所述正极采样点和所述负极采样点与内存颗粒的供电正极输入端和供电负极输入端通过0欧姆电阻或跳线连接，通过设置0欧姆电阻或跳线安装与否，选择不同的电压采样位置。
因加固内存卡电路板较大，各内存颗粒间传输距离较远，受传输电阻影响，各内存颗粒供电电压并不完全一致。当0欧姆电阻或跳线装上时，该条线路接通，反之，则断开。通过在各内存颗粒供电侧附近设置电压采样点，并通过可配置通断的0欧姆电阻或跳线与电压采样点连接，以实现在加固内存卡根据需要选择不同的电压采样点，使电压采样点更加符合电压校正需要。当
可选地，所述内存卡连接器至少为2个，每个所述内存卡连接器与所述电源控制电路通过0欧姆电阻或跳线连接。
主板上的内存卡连接器通常为多个，通过0欧姆电阻或跳线的可配置通断连接，可以选择从不同的加固内存卡采样供电电压，以提高该电路对不同内存卡连接器的适应性。
可选地，所述电源控制电路包括电源控制器、与所述电源控制器相连的电源控制器供电电路和与所述电源控制器相连的电压采样信号接收电路。所述电压采样信号接收电路用于接收电压采样信号，所述电源控制器用于根据所述电压采样信号和预设电压值校正输出供电电压；所述电源控制器供电电路用于向所述电源控制器供电。
以下，给出了本实用新型实施例的具体电路原理图。
图3示出了，电压采样信号与内存卡连接器的连接电路原理图。
图3中，内存卡连接器安装在主板上，正极采样信号vsense_pvddq_vp通过内存卡连接器的f9管脚连接，负极采样信号通过内存卡连接器f10管脚连接。
图4示出了，在加固内存卡上的采样电路原理图。其中vddq代表内存颗粒处的供电电压。r100、r101为0欧姆电阻。r99、r102为预留的0欧姆电阻空位，根据采样点的选择需要进行安装。
图5示出了由内存卡连接器到电源控制电路的电路原理图。其中，r1664、r1666为0欧姆电阻，r1662、r1669为预留的0欧姆电阻空位，根据内存卡的选择需要进行安装。图示的连接状态，显示仅选择内存卡1的电压信号进行检测。vsense_pvddq_vp_mem_card1、vsense_pvddq_vn_mem_card1、vsense_pvddq_vp_mem_card2、vsense_pvddq_vn_mem_card2分别表示来自加固内存卡1和加固内存卡2的电压信号，该电压信号经配置0欧姆电阻进行选择后，作为电压反馈信号vsense_cpu_pvddq_vp、vsense_cpu_pvddq_vn提供给电源控制电路。图中r1660、r1661为一20k电阻，主要作用为当没有信号输入时，将电源控制电路输入稳定在一个固定状态。
图6示出了，电源控制电路电路原理图。如图6所示，电源控制电路包括ir3570芯片，来自加固内存卡的采样电压信号被送到ir3570芯片，ir3570芯片根据采样电压信号的偏差情况，输出主板供电电压。图6中,p3v3_stby为电源控制器供电电压，c2100，c2076起电源滤波作用，构成电源控制器供电电路。电容c1917与连接管脚26、11的导线构成电压采样信号接收电路。ir3570的23管脚pwm3，21管脚pwm1，对应电压输出，可选择其中任一个为主板供电。
本实用新型的描述中，需要理解的是，术语“上”、“下”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或单元必须具有特定的方向、以特定的方位构造和操作，因此，不能理解为对本实用新型的限制。
在本说明书的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
1.一种加固内存卡的电压检测与校正电路，其特征在于，包括：位于加固内存卡上的至少一个电压采样电路、位于主板上的至少一个内存卡连接器和位于主板上的电源控制电路，所述电压采样电路通过所述内存卡连接器与所述电源控制电路连接。
2.根据权利要求1所述的一种加固内存卡的电压检测与校正电路，其特征在于，所述电压采样电路包括正极采样点和负极采样点，所述正极采样点和负极采样点分别设置在内存颗粒的供电正极输入端和供电负极输入端附近，所述正极采样点和所述负极采样点一端分别与所述供电正极输入端和所述供电负极输入端相连接，另一端与所述内存卡连接器连接。
3.根据权利要求2所述的一种加固内存卡的电压检测与校正电路，其特征在于，所述正极采样点和所述负极采样点与所述内存卡连接器采用差分布线连接。
4.根据权利要求1所述的一种加固内存卡的电压检测与校正电路，其特征在于，所述内存卡连接器与所述电源控制电路连接采用差分布线连接。
5.根据权利要求2所述的一种加固内存卡的电压检测与校正电路，其特征在于，所述正极采样点和所述负极采样点为至少为2对，在所述正极采样点和所述负极采样点与内存颗粒的供电正极输入端和供电负极输入端之间设置0欧姆电阻或跳线，所述正极采样点和所述负极采样点与内存颗粒的供电正极输入端和供电负极输入端通过0欧姆电阻或跳线连接，通过设置0欧姆电阻或跳线安装与否，选择不同的电压采样位置。
6.根据权利要求1所述的一种加固内存卡的电压检测与校正电路，其特征在于，所述内存卡连接器至少为2个，每个所述内存卡连接器与所述电源控制电路通过0欧姆电阻或跳线连接。
7.根据权利要求1所述的一种加固内存卡的电压检测与校正电路，其特征在于，所述电源控制电路包括电源控制器、与所述电源控制器相连的电源控制器供电电路和与所述电源控制器相连的电压采样信号接收电路。
技术总结