本申请涉及芯片供电技术领域，例如涉及一种串联电路、上电时序控制电路及计算设备。
背景技术：
某些计算设备包括一个串联芯片组、或者多个串联芯片组并联构成的电路，需要对每一个串联芯片组采用串联供电方式供电，称这种结构的电路为串联电路。串联电路的每一个串联芯片组中的多个芯片依次串联，前一级芯片的输出电压为后一级芯片的输入电压。由于各级芯片之间是互相串联的，当某一个芯片的等效内阻较大或者较小时，该芯片两端的电压可能不是设定电压，因而芯片可能出现故障或者无法工作的问题，影响整个串联电路的性能。在某些数据量大的应用场景下，需要在每个芯片周围增加ddr存储芯片，芯片在不同时刻的功率变化较大，初始电流较大，导致各级芯片的负载不平衡，从而导致各级芯片的工作电压不稳定。因此，需引入钳位电路，钳位电路能够将每一个芯片两端的电压钳位至需要的电压。在串联电路的上电过程中，若作为主干路的串联芯片先上电，钳位电路后上电，可能会出现各芯片的电压不平衡，钳位电路可能会因被过压保护而无法开启使用；若钳位电路先上电、而作为主干路的串联芯片后上电，芯片上会出现负压情况，影响芯片的性能。
技术实现要素：
本公开实施例提供了一种串联电路的上电时序控制电路，所述串联电路包括至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端，所述上电时序控制电路包括与所述n级依次串联连接的待供电芯片对应的n级钳位电路，每一级钳位电路具有电压输出端和电压输入端，每一级钳位电路的电压输入端分别连接第一电源，每一级钳位电路的电压输出端与同一级待供电芯片的主工作电压输入端连接，用于稳定每级待供电芯片的主工作电压；其中，n为大于1的整数，第1级至第n-1级钳位电路的钳位电压逐级增大；每一级钳位电路还具有使能控制端，通过所述使能控制端的使能电压控制各级钳位电路的上电速度；第2至n级的钳位电路还具有反馈输出端，所述反馈输出端的电压随所在钳位电路输出电压的增加而增加，第i级钳位电路的反馈输出端与第i-1级钳位电路的使能控制端连接，当第i级钳位电路的输出电压为第i-1级钳位电路的钳位电压时，第i级钳位电路反馈输出端的反馈电压为第i-1级钳位电路的钳位限制阈值电压，以控制各级钳位电路上电速度一致；其中i＝2，…，n。
进一步地，基于上述上电时序控制电路，每一级所述钳位电路包括：钳位主电路单元，所述钳位主电路单元具有输入端、输出端、使能端和钳位控制端，所述钳位主电路单元的输入端、输出端和使能端分别与所在钳位电路的电压输入端、电压输出端和使能控制端连接；第2至n级的钳位电路还包括第一分压单元，所述第一分压单元具有输入端和输出端，所述第一分压单元的输入端与所在钳位电路的电压输出端连接，所述第一分压单元的输出端与所在钳位电路的反馈输出端连接；第i级钳位电路的第一分压单元用于根据所在钳位电路的输出电压控制第i-1级钳位电路使能控制端的使能电压，以控制各级钳位电路的上电速度；其中i＝2，…，n。
进一步地，基于上述上电时序控制电路，每一级所述钳位电路还包括：第二分压单元，所述第二分压单元具有输入端和输出端，所述第二分压单元的输入端与所在钳位电路的电压输出端连接，所述第二分压单元的输出端与所在钳位主电路单元的钳位控制端连接，所述第二分压单元用于根据所在钳位电路的电压输出端控制所在钳位电路的钳位限制电压；当所在钳位电路的输出电压为钳位电压时，所述第二分压单元输出端电压为所在钳位电路的钳位限制阈值电压。
进一步地，基于上述上电时序控制电路，第i级钳位电路的第一分压单元与第i-1级钳位电路的第二分压单元的分压比例相同，以控制各级钳位电路的上电速度一致。
进一步地，基于上述上电时序控制电路，对于每一级钳位电路，在钳位电路上电过程中，随着钳位电路输出电压的增加，钳位电路的第二分压单元输出到钳位电路钳位控制端的钳位限制电压增加。
进一步地，基于上述上电时序控制电路，所述钳位控制端的电压为所在钳位电路的钳位限制电压，所述钳位控制端的电压最大值为所在钳位电路的钳位限制阈值电压；对于每一级钳位电路，在钳位电路上电的过程中，当钳位电路的钳位限制电压小于所述钳位限制阈值电压时，钳位电路的输出电压持续增加；当钳位电路的钳位限制电压达到所述钳位限制阈值电压时，钳位电路的输出电压达到钳位电压，该级钳位电路上电完成。
进一步地，基于上述上电时序控制电路，每一级钳位电路的钳位限制阈值电压均相同。
进一步地，所述第一分压单元包括串联连接的第一电阻和第二电阻，所述第一电阻的第一端与所述第一分压单元所在钳位电路的电压输出端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端接地，所述第一分压单元所在钳位电路的反馈输出端与所述第一电阻的第二端连接。
进一步地，所述第二分压单元包括串联连接的第三电阻和第四电阻，所述第三电阻的第一端与所述第二分压单元所在钳位电路的电压输出端连接，所述第三电阻的第二端与所述第四电阻的第一端连接，所述第四电阻的第二端接地，所述第二分压单元所在钳位电路的钳位控制端与所述第三电阻的第二端连接。
进一步地，基于上述上电时序控制电路，第n级钳位电路的使能端通过封装组件接地。
进一步地，所述封装组件为电容。
本公开实施例还提供了一种串联电路，包括：至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端和接地端，以及上述任一项所述的上电时序控制电路。
本公开实施例还提供了一种计算设备，包含上述任一项所述的上电时序控制电路。
本公开实施例还提供了一种计算设备，其特征在于，包含上述所述的串联电路。
本公开实施例提供的串联电路、上电时序控制电路及计算设备，通过在各级钳位电路增加反馈输出端，根据本级钳位电路的输出电压，实现对更低一级钳位电路上电速度的反馈控制，使得各级钳位电路的上电速度一致，从而实现串联电路中各组串联芯片中各级芯片同时上电，以及各级芯片和钳位电路的同时上电，上电过程中不会出现芯片上出现负压的情况，也不会出现各芯片的电压不平衡的情况，能够提高芯片的性能和串联电路的稳定性。
附图说明
一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：
图1为本公开实施例提供的一种串联电路的示意图；
图2为本公开实施例提供的一种串联电路的上电时序控制电路的示意图；
图3为本公开实施例提供的上电时序控制电路的一级钳位电路的示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。
本公开实施例提供了一种串联电路的上电时序控制电路。图1为本公开实施例提供的一种串联电路的示意图；图2为本公开实施例提供的一种串联电路的上电时序控制电路的示意图。如图1和图2中所示，所述串联电路包括至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端。其中，n为大于1的整数。例如，以图1所示的串联电路为例，对串联电路的结构进行示例性的说明，图1所示的串联电路包括两个并联的串联芯片组(也即是串联电路的两组串联芯片)，每个串联芯片组(也即每一组串联芯片)包括6级依次串联的芯片，为主干路的串联芯片组上电的电源可以为9v，钳位电路的上电电源可以为12v。
图2中示出了串联电路的一组串联芯片，每一组串联芯片中包括6级依次串联连接的芯片。
本公开实施例中，串联电路可以包括多组串联芯片，各组串联芯片相互并联，每一组中依次串联连接的芯片的个数为多个，此处对于串联芯片组的个数以及每一组串联芯片中依次串联连接的芯片的个数不做具体限定。
如图2所示，串联电路的上电时序控制电路包括：与所述n级依次串联连接的待供电芯片对应的n级钳位电路。
如图3所示，每一级钳位电路具有电压输出端和电压输入端，每一级钳位电路的电压输入端分别连接第一电源(图中未示出)，每一级钳位电路的电压输出端与同一级待供电芯片的主工作电压输入端连接，用于稳定每级待供电芯片的主工作电压；其中，n为大于1的整数，第1级至第n-1级钳位电路的钳位电压逐级增大。其中，第一电源是为钳位电路供电的电源，例如图1中所示的与钳位电路连接的12v电源。
每一级钳位电路还具有使能控制端(也称为使能管脚或者en管脚)，通过所述使能控制端的使能电压控制各级钳位电路的上电速度。
第2至n级的钳位电路还具有反馈输出端，所述反馈输出端的电压随所在钳位电路输出电压的增加而增加，第i级钳位电路的反馈输出端与第i-1级钳位电路的使能控制端连接，当第i级钳位电路的输出电压为第i-1级钳位电路的钳位电压时，第i级钳位电路反馈输出端的反馈电压为第i-1级钳位电路的钳位限制阈值电压，以控制各级钳位电路上电速度一致。其中i＝2，…，n。
本公开实施例中，每一级所述钳位电路均包括钳位主电路单元，所述钳位主电路单元具有输入端、输出端、使能端和钳位控制端，该钳位主电路单元可以使用现有技术中任意一种实现钳位功能的芯片(本实施例中称为钳位电路芯片)来实现，其中，钳位主电路单元的输入端和输出端分别对应钳位电路芯片的电压输入管脚和电压输出管脚，钳位主电路单元的使能端对应钳位电路芯片的使能管脚(也称ss管脚)，钳位主电路单元的钳位控制端对应钳位电路芯片的控制管脚(也称fb管脚)。
另外，每一级钳位电路的钳位主电路单元可以采用相同的钳位电路芯片实现，或者可以采用不同的钳位电路芯片实现，本实施例此处不做具体限定。
所述钳位主电路单元的输入端、输出端和使能端分别与所在钳位电路的电压输入端、电压输出端和使能控制端连接。
其中，钳位限制阈值电压是指钳位电路中钳位控制端(也就是fb管脚)的最大限制电压。钳位限制阈值电压通常可以为预先设定的固定电压值，例如，钳位限制阈值电压可以为0.6v。
在钳位电路上电的过程中，随着钳位电路的输出电压的增大fb管脚的电压增大，当钳位电路的fb管脚电压达到钳位限制阈值电压时，钳位电路的输出端电压达到最大值且不再增加，也即是，当钳位电路的fb管脚电压达到钳位限制阈值电压时，钳位电路的输出端电压达到钳位电路的钳位电压。
基于上述串联电路的上电时序控制电路，在上电过程中，通过第一电源为钳位电路的各电压输入端输入电压，每一级钳位电路的电压输出端与同一级待供电芯片的主工作电压输入端连接，用于稳定每级待供电芯片的主工作电压。在开始上电后的第一阶段，各级钳位电路的输出端电压逐渐增加，第2至n级的钳位电路的反馈输出端的电压也随着所在钳位电路输出电压的增加而增加。其中第i级钳位电路的反馈输出端与第i-1级钳位电路的使能控制端连接，也就是说，各级钳位电路的反馈输出端电压作为更低一级的钳位电路的使能控制电压，用于控制更低一级的钳位电路的上电速度，以控制各级钳位电路上电速度一致。由于当第i级钳位电路的输出电压为第i-1级钳位电路的钳位电压时，第i级钳位电路反馈输出端的反馈电压为第i-1级钳位电路的钳位限制阈值电压；而此时第i-1级钳位电路的输出电压也达到其钳位电压，第i-1级钳位电路的fb管脚电压达到钳位限制阈值电压；此时第i-1级钳位电路的ss管脚和fb管脚的电压同时达到钳位限制阈值电压。
综上可见，对于各级钳位电路来说，当钳位电路的输出电压达到钳位电压时，该钳位电路的ss管脚和fb管脚的电压同时达到钳位限制阈值电压，这样在上电过程中每一级钳位电路中ss管脚与fb管脚这两个管脚的电压增长速度一致，从而使得各级钳位电路的上电速度一致。
本公开实施例，通过在各级钳位电路增加反馈输出端，根据本级钳位电路的输出电压，实现对更低一级钳位电路上电速度的反馈控制，使得各级钳位电路的上电速度一致，这样，当第1级钳位电路的输出电压达到对应钳位电压时，第2至n级的钳位电路的输出电压均达到第1级钳位电路的钳位电压，此后第1级钳位电路的输出电压不再增加，此时第1级芯片的主工作电压输入端的电压为第1级钳位电路的钳位电压，第1级钳位电路和芯片上电完成；在后续上电过程中，第2至n级的钳位电路的输出电压继续增加至第2级钳位电路的钳位电压，此后第2级钳位电路的输出电压不再增加，此时第2级芯片的主工作电压输入端的电压为第2级钳位电路的钳位电压，第2级钳位电路和芯片上电完成；在后续上电过程中，第3至n级的钳位电路的输出电压继续增加至第3级钳位电路的钳位电压，此后第3级钳位电路的输出电压不再增加，此时第3级芯片的主工作电压输入端的电压为第3级钳位电路的钳位电压，第3级钳位电路和芯片上电完成；依次类推，直至第n级的钳位电路的输出电压达到对应的钳位电压，此时第n级芯片的主工作电压输入端的电压为第n级钳位电路的钳位电压，第n级钳位电路和芯片上电完成，此时各级钳位电路和芯片均上电完成。
本公开实施例通过在各级钳位电路增加反馈输出端，根据本级钳位电路的输出电压，实现对更低一级钳位电路上电速度的反馈控制，使得各级钳位电路的上电速度一致，从而实现串联电路中各组串联芯片中各级芯片同时上电，以及各级芯片和钳位电路的同时上电，上电过程中不会出现芯片上出现负压的情况，也不会出现各芯片的电压不平衡的情况，能够提高芯片的性能和串联电路的稳定性。
基于上述上电时序控制电路，本公开实施例中，通过在各级钳位电路增加反馈输出端，根据本级钳位电路的输出电压，实现对更低一级钳位电路上电速度的反馈控制，具体可以采用增加分压单元的方式实现。如图2和图3所示，上电时序控制电路中，第2至n级的钳位电路还包括第一分压单元，所述第一分压单元具有输入端和输出端，所述第一分压单元的输入端与所在钳位电路的电压输出端连接，所述第一分压单元的输出端与所在钳位电路的反馈输出端连接。
第i级钳位电路的第一分压单元用于根据所在钳位电路的输出电压控制第i-1级钳位电路使能控制端的使能电压，以控制各级钳位电路的上电速度，使得各级钳位电路上电速度一致。其中i＝2，…，n。
示例性的，如图3所示，每一级钳位电路的第一分压单元可以由串联连接的第一电阻r1和第二电阻r2组成，第一电阻r1的第一端与钳位电路的电压输出端连接，第一电阻r1的第二端与第二电阻r2的第一端连接，第二电阻r2的第二端接地，钳位电路的反馈输出端与第一电阻r1的第二端连接。
另外，第一分压单元可以采用现有技术中任意一种能够实现分压功能的电路来替换，本实施例此处对于第一分压单元的具体实现方式不做具体限定。
示例性地，如图3所示，第n级钳位电路(也就是最高一级钳位电路，如图3中所示的第6级钳位电路)的使能端可以通过电容接地，通过该电容可以调整第n级钳位电路的上电速度。
另外，第n级钳位电路的使能端可以预留一个封装位置，该封装位置可以设置一个封装组件。该封装组件可以是电容，第n级钳位电路的使能端通过电容接地；该封装组件可以是分压电阻，以实现对第n级钳位电路的使能端电压的微调等等，另外，该封装组件还可以由技术人员根据实际应用场景和需要设置为其他器件，本实施此处不做具体限定。
基于上述上电时序控制电路，本公开实施例中，如图2和图3所示，每一级所述钳位电路还包括：第二分压单元，所述第二分压单元具有输入端和输出端，所述第二分压单元的输入端与所在钳位电路的电压输出端连接，所述第二分压单元的输出端与所在钳位主电路单元的钳位控制端连接。
所述第二分压单元用于根据所在钳位电路的电压输出端控制所在钳位电路的钳位限制电压。当所在钳位电路的输出电压为钳位电压时，所述第二分压单元输出端电压为所在钳位电路的钳位限制阈值电压。
示例性地，如图3所示，每一级钳位电路的第二分压单元可以由串联连接的第三电阻r3和第四电阻r4组成，第三电阻r3的第一端与钳位电路的电压输出端连接，第三电阻r3的第二端与第四电阻r4的第一端连接，第四电阻r4的第二端接地，钳位电路中钳位主电路单元的钳位控制端与第三电阻r3的第二端的连接。
另外，第二分压单元可以采用现有技术中任意一种能够实现分压功能的电路来替换，本实施例此处对于第二分压单元的具体实现方式不做具体限定。
基于上述串联电路的上电时序控制电路，所述钳位控制端的电压为所在钳位电路的钳位限制电压，所述钳位控制端的电压最大值为所在钳位电路的钳位限制阈值电压。
对于每一级钳位电路，在钳位电路上电的过程中，当钳位电路的钳位限制电压小于所述钳位限制阈值电压时，钳位电路的输出电压持续增加；当钳位电路的钳位限制电压达到所述钳位限制阈值电压时，钳位电路的输出电压达到钳位电压，该级钳位电路上电完成。
本公开实施例中，对于每一级钳位电路，在钳位电路上电过程中，随着钳位电路输出电压的增加，钳位电路的第二分压单元输出到钳位电路钳位控制端(fb管脚)的钳位限制电压增加。当钳位电路钳位控制端的钳位限制电压达到钳位限制阈值电压时，钳位电路的输出端电压达到最大值且不再增加，钳位电路的输出端电压达到钳位电路的钳位电压。
进一步地，本公开实施例中，第i级钳位电路的第一分压单元与第i-1级钳位电路的第二分压单元的分压比例相同，从而可以确保当第i级钳位电路的输出电压为第i-1级钳位电路的钳位电压时，第i级钳位电路反馈输出端的反馈电压为第i-1级钳位电路的钳位限制阈值电压。其中i＝2，…，n。
示例性地，在选用每一级钳位电路的钳位主电路单元时，可以使得每一级钳位电路的钳位限制阈值电压均相同，这样更能容易配置各级钳位电路的第一分压单元和第二分压单元。
示例性地，本公开实施例提供一种各级钳位电路中的第一分压单元和第二分压单元的具体实现方式。如图2中所示，以第1至6级钳位电路的钳位电压分别为1.5v，3v，4.5v，6v，7.5v和9v；各级钳位电路的钳位限制阈值电压为0.6v为例，对各级钳位电路中第一分压单元和第二分压单元中各个电阻值可能的设置进行示例性的说明。
例如，如图2所示，第1级钳位电路中第二分压单元的第三电阻r3和第四电阻r4的值可以分别为15k欧和10k欧，当各级钳位电路的电压输出端电压为1.5v时，第1级钳位电路中第一分压单元分压得到的钳位主电路单元的钳位控制端电压为0.6v，达到钳位限制阈值电压，此后，第1级钳位电路的输出电压将不再增加。
第2级钳位电路的第一分压单元可以采用与第1级钳位电路的第二分压单元一样的分压单元，也就是说第一分压单元的第一电阻r1和第二电阻r2分别为15k欧和10k欧，当第2级钳位电路的输出电压为第1级钳位电路的钳位电压1.5v时，第2级钳位电路反馈输出端的反馈电压为0.6v，也即是第1级钳位电路的钳位限制阈值电压。第2级钳位电路的第二分压单元的第三电阻r3和第四电阻r4的值可以分别为40k欧和10k欧，当第2-6级钳位电路的电压输出端电压达到3v时，第2级钳位电路中第一分压单元分压得到的钳位主电路单元的钳位控制端电压为0.6v，达到钳位限制阈值电压，此后，第2级钳位电路的输出电压将不再增加。
第3级钳位电路的第一分压单元可以采用与第2级钳位电路的第二分压单元一样的分压单元，也就是说第3级钳位电路的第一分压单元的第一电阻r1和第二电阻r2分别为40k欧和10k欧，当第3级钳位电路的输出电压为第2级钳位电路的钳位电压3v时，第3级钳位电路反馈输出端的反馈电压为0.6v，也即是第2级钳位电路的钳位限制阈值电压。第3级钳位电路的第二分压单元的第三电阻r3和第四电阻r4的值可以分别为65k欧和10k欧，当第3-6级钳位电路的电压输出端电压达到4.5v时，第3级钳位电路中第一分压单元分压得到的钳位主电路单元的钳位控制端电压为0.6v，达到钳位限制阈值电压，此后，第3级钳位电路的输出电压将不再增加。
第4级钳位电路的第一分压单元可以采用与第3级钳位电路的第二分压单元一样的分压单元，也就是说第4级钳位电路的第一分压单元的第一电阻r1和第二电阻r2分别为65k欧和10k欧；当第4级钳位电路的输出电压为第3级钳位电路的钳位电压4.5v时，第4级钳位电路反馈输出端的反馈电压为0.6v，也即是第3级钳位电路的钳位限制阈值电压。第4级钳位电路的第二分压单元的第三电阻r3和第四电阻r4的值可以分别为90k欧和10k欧，当第4-6级钳位电路的电压输出端电压达到6v时，第4级钳位电路中第一分压单元分压得到的钳位主电路单元的钳位控制端电压为0.6v，达到钳位限制阈值电压，此后，第4级钳位电路的输出电压将不再增加。
第5级钳位电路的第一分压单元可以采用与第4级钳位电路的第二分压单元一样的分压单元，也就是说第5级钳位电路的第一分压单元的第一电阻r1和第二电阻r2分别为90k欧和10k欧；当第5级钳位电路的输出电压为第4级钳位电路的钳位电压6v时，第5级钳位电路反馈输出端的反馈电压为0.6v，也即是第4级钳位电路的钳位限制阈值电压。第5级钳位电路的第二分压单元的第三电阻r3和第四电阻r4的值可以分别为115k欧和10k欧，当第5-6级钳位电路的电压输出端电压达到7.5v时，第5级钳位电路中第一分压单元分压得到的钳位主电路单元的钳位控制端电压为0.6v，达到钳位限制阈值电压，此后，第5级钳位电路的输出电压将不再增加。
第6级钳位电路的第一分压单元可以采用与第5级钳位电路的第二分压单元一样的分压单元，也就是说第6级钳位电路的第一分压单元的第一电阻r1和第二电阻r2分别为115k欧和10k欧；当第6级钳位电路的输出电压为第5级钳位电路的钳位电压7.5v时，第6级钳位电路反馈输出端的反馈电压为0.6v，也即是第5级钳位电路的钳位限制阈值电压。第6级钳位电路的第二分压单元的第三电阻r3和第四电阻r4的值可以分别为140k欧和10k欧，当第6级钳位电路的电压输出端电压达到9v时，第6级钳位电路中第一分压单元分压得到的钳位主电路单元的钳位控制端电压为0.6v，达到钳位限制阈值电压，此后，第6级钳位电路的输出电压将不再增加。
如图2所示，第1至6级钳位电路均包括第二分压单元，第2至6级钳位电路还包括第一分压单元。第2至6级钳位电路中每级钳位电路的第一分压单元与更低一级钳位电路的第二分压单元一致，这样可以使得在达到钳位电压之前，各级钳位电路的ss管脚和fb管脚的电压增加速度一致，以此使各级钳位电路的上电速度一致，从使得各级芯片上电速度一致。
另外，第6级钳位电路为最高一级的钳位电路，可以通过ss管脚连接的电容或者分压电阻来对ss管脚的电压进行调整，以此来控制第6级钳位电路的上电速度。
本公开实施例通过在第2至n级钳位电路中增加第一分压单元，在每一级钳位电路中增加第二分压单元，通过第i级钳位电路的第一分压单元根据所在钳位电路的输出电压控制第i-1级钳位电路使能控制端的使能电压，通过每一级钳位电路的第二分压单元，根据所在钳位电路的电压输出端控制所在钳位电路的钳位限制电压，通过设置每一级钳位电路的钳位限制阈值电压均相同，第i级钳位电路的第一分压单元与第i-1级钳位电路的第二分压单元的分压比例相同，来控制各级钳位电路的上电速度一致，从而控制各级芯片的上电速度一致，逐级地完成各级芯片的上电；能够实现串联电路中各组串联芯片中各级芯片同时上电且各级芯片上电速度一致，以及各级芯片和钳位电路的同时上电，上电过程中不会出现芯片上出现负压的情况，也不会出现各芯片的电压不平衡的情况，能够提高芯片的性能和串联电路的稳定性。
本公开实施例还提供了一种串联电路，包括：至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端和接地端，以及上述任一实施例提供的上电时序控制电路。
本实施例通过上电时序控制电路能够实现串联电路中各组串联芯片中各级芯片同时上电且各级芯片上电速度一致，以及各级芯片和钳位电路的同时上电，上电过程中不会出现芯片上出现负压的情况，也不会出现各芯片的电压不平衡的情况，能够提高芯片的性能和串联电路的稳定性。
本公开实施例还提供了一种计算设备，包含上述串联电路，该串联电路包括：至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端和接地端，以及上述任一实施例提供的上电时序控制电路。
本公开实施例还提供了一种计算设备，包含上述任一实施例提供的上电时序控制电路。
当用于本申请中时，虽然术语“第一”、“第二”等可能会在本申请中使用以描述各元件，但这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区别开。比如，在不改变描述的含义的情况下，第一元件可以叫做第二元件，并且同样第，第二元件可以叫做第一元件，只要所有出现的“第一元件”一致重命名并且所有出现的“第二元件”一致重命名即可。第一元件和第二元件都是元件，但可以不是相同的元件。
本申请中使用的用词仅用于描述实施例并且不用于限制权利要求。如在实施例以及权利要求的描述中使用的，除非上下文清楚地表明，否则单数形式的“一个”(a)、“一个”(an)和“所述”(the)旨在同样包括复数形式。类似地，如在本申请中所使用的术语“和/或”是指包含一个或一个以上相关联的列出的任何以及所有可能的组合。另外，当用于本申请中时，术语“包括”(comprise)及其变型“包括”(comprises)和/或包括(comprising)等指陈述的特征、整体、步骤、操作、元素，和/或组件的存在，但不排除一个或一个以上其它特征、整体、步骤、操作、元素、组件和/或这些的分组的存在或添加。
所描述的实施例中的各方面、实施方式、实现或特征能够单独使用或以任意组合的方式使用。所描述的实施例中的各方面可由软件、硬件或软硬件的结合实现。所描述的实施例也可以由存储有计算机可读代码的计算机可读介质体现，该计算机可读代码包括可由至少一个计算装置执行的指令。所述计算机可读介质可与任何能够存储数据的数据存储装置相关联，该数据可由计算机系统读取。用于举例的计算机可读介质可以包括只读存储器、随机存取存储器、cd-rom、hdd、dvd、磁带以及光数据存储装置等。所述计算机可读介质还可以分布于通过网络联接的计算机系统中，这样计算机可读代码就可以分布式存储并执行。
上述技术描述可参照附图，这些附图形成了本申请的一部分，并且通过描述在附图中示出了依照所描述的实施例的实施方式。虽然这些实施例描述的足够详细以使本领域技术人员能够实现这些实施例，但这些实施例是非限制性的；这样就可以使用其它的实施例，并且在不脱离所描述的实施例的范围的情况下还可以做出变化。比如，流程图中所描述的操作顺序是非限制性的，因此在流程图中阐释并且根据流程图描述的两个或两个以上操作的顺序可以根据若干实施例进行改变。作为另一个例子，在若干实施例中，在流程图中阐释并且根据流程图描述的一个或一个以上操作是可选的，或是可删除的。另外，某些步骤或功能可以添加到所公开的实施例中，或两个以上的步骤顺序被置换。所有这些变化被认为包含在所公开的实施例以及权利要求中。
另外，上述技术描述中使用术语以提供所描述的实施例的透彻理解。然而，并不需要过于详细的细节以实现所描述的实施例。因此，实施例的上述描述是为了阐释和描述而呈现的。上述描述中所呈现的实施例以及根据这些实施例所公开的例子是单独提供的，以添加上下文并有助于理解所描述的实施例。上述说明书不用于做到无遗漏或将所描述的实施例限制到本公开的精确形式。根据上述教导，若干修改、选择适用以及变化是可行的。在某些情况下，没有详细描述为人所熟知的处理步骤以避免不必要地影响所描述的实施例。
1.一种串联电路的上电时序控制电路，所述串联电路包括至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端，其特征在于，
所述上电时序控制电路包括与所述n级依次串联连接的待供电芯片对应的n级钳位电路，每一级钳位电路具有电压输出端和电压输入端，每一级钳位电路的电压输入端分别连接第一电源，每一级钳位电路的电压输出端与同一级待供电芯片的主工作电压输入端连接，用于稳定每级待供电芯片的主工作电压；其中，n为大于1的整数，第1级至第n-1级钳位电路的钳位电压逐级增大；
每一级钳位电路还具有使能控制端，通过所述使能控制端的使能电压控制各级钳位电路的上电速度；
第2至n级的钳位电路还具有反馈输出端，所述反馈输出端的电压随所在钳位电路输出电压的增加而增加，第i级钳位电路的反馈输出端与第i-1级钳位电路的使能控制端连接，当第i级钳位电路的输出电压为第i-1级钳位电路的钳位电压时，第i级钳位电路反馈输出端的反馈电压为第i-1级钳位电路的钳位限制阈值电压，以控制各级钳位电路上电速度一致；其中i＝2，…，n。
2.根据权利要求1所述的上电时序控制电路，其特征在于：
每一级所述钳位电路包括：钳位主电路单元，所述钳位主电路单元具有输入端、输出端、使能端和钳位控制端，所述钳位主电路单元的输入端、输出端和使能端分别与所在钳位电路的电压输入端、电压输出端和使能控制端连接；
第2至n级的钳位电路还包括第一分压单元，所述第一分压单元具有输入端和输出端，所述第一分压单元的输入端与所在钳位电路的电压输出端连接，所述第一分压单元的输出端与所在钳位电路的反馈输出端连接；
第i级钳位电路的第一分压单元用于根据所在钳位电路的输出电压控制第i-1级钳位电路使能控制端的使能电压，以控制各级钳位电路的上电速度；其中i＝2，…，n。
3.根据权利要求2所述的上电时序控制电路，其特征在于：
每一级所述钳位电路还包括：第二分压单元，所述第二分压单元具有输入端和输出端，所述第二分压单元的输入端与所在钳位电路的电压输出端连接，所述第二分压单元的输出端与所在钳位主电路单元的钳位控制端连接，所述第二分压单元用于根据所在钳位电路的电压输出端控制所在钳位电路的钳位限制电压；
当所在钳位电路的输出电压为钳位电压时，所述第二分压单元输出端电压为所在钳位电路的钳位限制阈值电压。
4.根据权利要求3所述的上电时序控制电路，其特征在于：
第i级钳位电路的第一分压单元与第i-1级钳位电路的第二分压单元的分压比例相同，以控制各级钳位电路的上电速度一致。
5.根据权利要求3所述的上电时序控制电路，其特征在于：
对于每一级钳位电路，在钳位电路上电过程中，随着钳位电路输出电压的增加，钳位电路的第二分压单元输出到钳位电路钳位控制端的钳位限制电压增加。
6.根据权利要求3-5任一项所述的上电时序控制电路，其特征在于：
所述钳位控制端的电压为所在钳位电路的钳位限制电压，所述钳位控制端的电压最大值为所在钳位电路的钳位限制阈值电压；
对于每一级钳位电路，在钳位电路上电的过程中，当钳位电路的钳位限制电压小于所述钳位限制阈值电压时，钳位电路的输出电压持续增加；当钳位电路的钳位限制电压达到所述钳位限制阈值电压时，钳位电路的输出电压达到钳位电压，该级钳位电路上电完成。
7.根据权利要求6所述的上电时序控制电路，其特征在于：
每一级钳位电路的钳位限制阈值电压均相同。
8.根据权利要求2-5任一项所述的上电时序控制电路，其特征在于：
所述第一分压单元包括串联连接的第一电阻和第二电阻，所述第一电阻的第一端与所述第一分压单元所在钳位电路的电压输出端连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端接地，所述第一分压单元所在钳位电路的反馈输出端与所述第一电阻的第二端连接。
9.根据权利要求3-5任一项所述的上电时序控制电路，其特征在于：
所述第二分压单元包括串联连接的第三电阻和第四电阻，所述第三电阻的第一端与所述第二分压单元所在钳位电路的电压输出端连接，所述第三电阻的第二端与所述第四电阻的第一端连接，所述第四电阻的第二端接地，所述第二分压单元所在钳位电路的钳位控制端与所述第三电阻的第二端连接。
10.根据权利要求1所述的上电时序控制电路，其特征在于：
第n级钳位电路的使能端通过封装组件接地。
11.根据权利要求10所述的上电时序控制电路，其特征在于：
所述封装组件为电容。
12.一种串联电路，其特征在于，包括：至少一组n级依次串联连接的待供电芯片，每个所述待供电芯片具有主工作电压输入端和接地端，以及权利要求1-11任一项所述的上电时序控制电路。
13.一种计算设备，其特征在于，包含权利要求1-11任一项所述的上电时序控制电路。
14.一种计算设备，其特征在于，包含权利要求12所述的串联电路。
技术总结