本实用新型涉及高速实时数字信号处理技术领域，更具体地说，涉及多处理器仿真调试开发平台。
背景技术：
arinc429、arinc659和1553等总线是嵌入式系统常用的总线，其特点为拓扑结构规模较大，总线负载数据较多，需要高性能的处理器进行处理控制。目前嵌入式系统的处理器包括多种类型，例如dsp(digitalsignalprocessing，数字信号处理)芯片、soc(system-on-a-chip，集成电路)芯片、powerpc处理器、arm处理器和x86处理器等。
目前的处理器仿真调试开发平台，将多种处理器同时放置在一种板卡上面，设置多路总线、模数转换模块和数模转换模块等，通过仲裁机制实现不同处理器对总线接口的控制。但是目前的处理器仿真调试开发平台，为了实现多种不同处理器访问总线的仲裁机制，导致对软件复杂度要求较高；另外目前的处理器仿真调试开发平台，无法支持多种处理器同时访问控制总线接口。
技术实现要素：
有鉴于此，本实用新型提出多处理器仿真调试开发平台，欲实现支持多种处理器同时访问控制总线接口的目的。
为了实现上述目的，现提出的方案如下：
一种多处理器仿真调试开发平台，包括：至少两个不同的处理器子卡以及与不同的所述处理器子卡一一对应的相同载板；
所述载板包括总线接口芯片；
不同的所述处理器子卡包括不同的处理器；
每个所述处理器子卡通过pcie接口和io接口与所述载板通信连接。
可选的，所述处理器子卡包括：处理器，与所述处理器连接的随机存储器和fpga(fieldprogrammablegatearray，现场可编程逻辑门阵列)，以及与所述fpga连接的闪存。
可选的，所述随机存储器具体为：ddr(doubledataratesdram，双倍速率同步动态随机存储器)。
可选的，所述处理器与所述fpga通过localbus接口或spi接口通信连接。
可选的，所述处理器子卡的个数为四个；
第一处理器子卡的处理器为mpc8315；
第二处理器子卡的处理器为p2020；
第三处理器子卡的处理器为e3825；
第四处理器子卡的处理器为66ak2g02。
可选的，所述载板包括：fpga，与所述fpga连接的pci桥片、闪存、随机存储器、总线接口芯片、数模转换模块、模数转换模块、数据输入接口和数据输出接口，连接在所述pci桥片与所述处理器子卡的处理器之间的pcie转pci桥片，以及与所述pci桥片连接的总线接口芯片；
所述fpga与所述处理器子卡的处理器通过所述io接口通信连接。
可选的，与所述fpga连接的总线接口芯片包括：rs422总线接口芯片、1553b总线接口芯片、can总线接口芯片、arnic429总线接口芯片和afdx总线接口芯片。
可选的，与所述pci桥片连接的总线接口芯片具体为：arnic659总线接口芯片。
可选的，与所述fpga连接的闪存具体为：spi闪存。
可选的，与所述fpga连接的随机存储器具体为：ddr。
与现有技术相比，本实用新型的技术方案具有以下优点：
上述技术方案提供的一种多处理器仿真调试开发平台，包括至少两个不同的处理器子卡以及与不同的处理器子卡一一对应的载板。与不同处理器子卡对应的载板相同，包括相同的总线接口芯片。不同的处理器子卡包括不同的处理器，每个所述处理器子卡通过pcie接口和io接口与相应载板通信连接，以访问控制总线接口芯片，实现了支持多种处理器同时访问控制总线接口的目的。以及通过替换处理器子卡中的处理器，可以扩展更多类型的处理器子卡，支持更多类型的处理器访问控制总线接口。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本实用新型实施例提供的一种多处理器仿真调试开发平台的结构示意图；
图2为本实用新型实施例提供的一种处理器子卡11的结构示意图；
图3为本实用新型实施例提供的一种载板12的结构示意图；
图4为本实用新型实施例提供的一种载板12的结构示意图的具体结构示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
参见图1，为本实用新型实施例提供一种多处理器仿真调试开发平台的结构示意图。该平台包括至少两个不同的处理器子卡11以及与不同的处理器子卡11一一对应的相同载板12。处理器子卡11包括处理器，载板12包括总线接口芯片。不同的处理器子卡11包括的处理器不同。每个处理器子卡11通过pcie接口和io接口与载板12通信连接。相同的总线接口芯片连接相同的总线13。
本实施例提供的多处理器仿真调试开发平台支持不同的处理器21同时访问控制相同的总线接口；且由于不需要仲裁机制，因此对软件复杂度要求不高；以及每个处理器子卡11连接一个载板12，不同的处理器可以进行不同的测试，提高了操作灵活性。
参见图2，为本实用新型的实施例提供的一种处理器子卡11的结构示意图。该处理器子卡11包括处理器，与处理器连接的随机存储器和fpga，以及与fpga连接的闪存。随机存储器用于存储处理器的运行程序和保存数据。闪存用于加载fpga和处理器。不同处理器子卡11的随机存储器、fpga和闪存均相同。处理器通过网口接口和uart接口与外部设备通信，用于调试、通信、打印系统状态信息和发送控制指令等。
在一个具体实施例中，随机存储器为ddr；处理器与fpga通过localbus接口或spi接口通信连接，进行数据交互；以及通过载板12为处理器子卡11提供12v电源，通过电源芯片将12v电源转换成处理器子卡11的各元件所需电源。
在一个具体实施例中，处理器子卡11的个数为四个，分别称为第一处理器子卡、第二处理器子卡、第三处理器子卡和第四处理器子卡。第一处理器子卡的处理器为mpc8315；第二处理器子卡的处理器为p2020；第三处理器子卡的处理器为e3825；第四处理器子卡的处理器为66ak2g02。第三处理器子卡的网口接口芯片采用i211；第一处理器子卡、第二处理器子卡和第四处理器子卡的网口接口芯片均采用88e1111。以及四个处理器子卡的网口接口芯片均是rgmii-copper模式。
参见图3，为本实用新型的实施例提供的一种载板12的结构示意图。该载板12包括fpga，与fpga连接的pci桥片、闪存、随机存储器、总线接口芯片、数模转换模块、模数转换模块、数据输入接口和数据输出接口，连接在pci桥片与处理器子卡11的处理器之间的pcie转pci桥片，以及与pci桥片连接的总线接口芯片；fpga与处理器子卡11的处理器通过io接口通信连接。
在一个具体实施例中fpga连接的总线接口芯片包括rs422总线接口芯片、1553b总线接口芯片、can总线接口芯片、arnic429总线接口芯片和afdx总线接口芯片；与pci桥片连接的总线接口芯片为arnic659总线接口芯片；与fpga连接的闪存为spi闪存；与fpga连接的随机存储器为ddr。具体的如图4所示。处理器通过pcie转pci桥片和pci桥片来操作arnic659总线芯片；通过pci桥片在fpga内部做译码和片选，实现数模转换模块、模数转换模块、数据输入接口、数据输出接口、rs422总线接口芯片、1553b总线接口芯片、can总线接口芯片、arnic429总线接口芯片和afdx总线接口芯片等的控制。
需要说明的是总线接口芯片用于提供总线接口，示例性的arnic659总线接口芯片提供arnic659总线接口。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的设备中还存在另外的相同要素。
每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对实用新型所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
1.一种多处理器仿真调试开发平台，其特征在于，包括：至少两个不同的处理器子卡以及与不同的所述处理器子卡一一对应的相同载板；
所述载板包括总线接口芯片；
不同的所述处理器子卡包括不同的处理器；
每个所述处理器子卡通过pcie接口和io接口与所述载板通信连接。
2.根据权利要求1所述的多处理器仿真调试开发平台，其特征在于，所述处理器子卡包括：
处理器，与所述处理器连接的随机存储器和fpga，以及与所述fpga连接的闪存。
3.根据权利要求2所述的多处理器仿真调试开发平台，其特征在于，所述随机存储器具体为：
ddr。
4.根据权利要求2所述的多处理器仿真调试开发平台，其特征在于，所述处理器与所述fpga通过localbus接口或spi接口通信连接。
5.根据权利要求1所述的多处理器仿真调试开发平台，其特征在于，所述处理器子卡的个数为四个；
第一处理器子卡的处理器为mpc8315；
第二处理器子卡的处理器为p2020；
第三处理器子卡的处理器为e3825；
第四处理器子卡的处理器为66ak2g02。
6.根据权利要求1所述的多处理器仿真调试开发平台，其特征在于，所述载板包括：
fpga，与所述fpga连接的pci桥片、闪存、随机存储器、总线接口芯片、数模转换模块、模数转换模块、数据输入接口和数据输出接口，连接在所述pci桥片与所述处理器子卡的处理器之间的pcie转pci桥片，以及与所述pci桥片连接的总线接口芯片；
所述fpga与所述处理器子卡的处理器通过所述io接口通信连接。
7.根据权利要求6所述的多处理器仿真调试开发平台，其特征在于，与所述fpga连接的总线接口芯片包括：
rs422总线接口芯片、1553b总线接口芯片、can总线接口芯片、arnic429总线接口芯片和afdx总线接口芯片。
8.根据权利要求6所述的多处理器仿真调试开发平台，其特征在于，与所述pci桥片连接的总线接口芯片具体为：
arnic659总线接口芯片。
9.根据权利要求6所述的多处理器仿真调试开发平台，其特征在于，与所述fpga连接的闪存具体为：
spi闪存。
10.根据权利要求6～9中任意一项所述的多处理器仿真调试开发平台，其特征在于，与所述fpga连接的随机存储器具体为：
ddr。
技术总结