本实用新型属于硬件通讯设备技术领域，特指一种串口hub模块电路。
背景技术：
市场上基于usb的hub模块很常见，但串口hub模块却很少见。但在特定应用中，需要用到串口hub模块满足特定需求。例如一个主机需要跟多个从机通讯，但主机上只有一路串口电路，且从机为定型设备，不能更改从机中的通讯协议，此时就需要设计一款串口hub模块以满足串口数据分发和串口数据汇总的设计需求。
技术实现要素：
本实用新型的目的是提供一种串口hub模块电路，提供一种通信速度高、体积小、成本低的一路转十路串口转接模块。
本实用新型的目的是这样实现的：
一种串口hub模块电路，包括串口拓展模块，串口拓展模块为ch438q芯片u6，ch438q芯片u6和处理器，ch438q芯片u6的2脚和16脚连接内置电源，ch438q芯片u6的3脚、ch438q芯片u6的14脚、ch438q芯片u6的17脚接地，ch438q芯片u6的18脚连接有电容c56，电容c56接地，ch438q芯片u6的19脚连接有电容c55，电容c55接地，ch438q芯片u6的19脚和ch438q芯片u6的18脚之间连接有晶体振荡器y2，ch438q芯片u6和处理器之间连接有电平转化模块，电平转化模块用于将ttl电平转rs232电平；还包括用于给各个元器件供电的电源模块。
优选地，所述处理器采用系统板stm32f103r8t6，系统板stm32f103r8t6的pc0端-系统板stm32f103r8t6的pc6端依次与ch438q芯片u6的a0端-ch438q芯片u6的a6端相连，系统板stm32f103r8t6的pb0端-系统板stm32f103r8t6的pb7端依次与ch438q芯片u6的d0端-ch438q芯片u6的d7端相连，系统板stm32f103r8t6的38脚与ch438q芯片u6的32脚相连,系统板stm32f103r8t6的36脚与ch438q芯片u6的33脚相连。
优选地，所述电平转化模块包括max3232ese芯片u2、max3232ese芯片u4、max3232ese芯片u5、max3232ese芯片u8、max3232ese芯片u9。
优选地，所述ch438q芯片u6的30脚、ch438q芯片u6的31脚、ch438q芯片u6的22脚和ch438q芯片u6的23脚连接连接max3232ese芯片u4，ch438q芯片u6的20脚、ch438q芯片u6的21脚、ch438q芯片u6的13脚、ch438q芯片u6的15脚连接max3232ese芯片u8，ch438q芯片u6的11脚、ch438q芯片u6的12脚、ch438q芯片u6的25脚、ch438q芯片u6的24脚与max3232ese芯片u5，ch438q芯片u6的26脚、ch438q芯片u6的27脚、ch438q芯片u6的的29脚和ch438q芯片u6的的28脚与max3232ese芯片u9相连。
优选地，系统板stm32f103r8t6的29脚、系统板stm32f103r8t6的30脚、系统板stm32f103r8t6的16脚、系统板stm32f103r8t6的17脚与max3232ese芯片u2相连。
优选地，所述系统板stm32f103r8t6与电平转化模块的连接处均连接有发光二极管；ch438q芯片u6与电平转化模块的连接处也均连接有发光二极管。
优选地，系统板stm32f103r8t6的46脚和系统板stm32f103r8t6的49脚连接有xh2.54-5p针座。
本实用新型相比现有技术突出且有益的技术效果是：
1、本实用新型针对主机只有一路串口接口，需要连接多个从机但从机无法组网的情况下，本实用新型能实现多路串口数据的汇总并仅通过一路串口达到数据交互的目的。
附图说明
图1是本实用新型的电路图。
图2是本实用新型的中电源模块的电路图。
图3是本实用新型的中ch438q芯片以及外围电路。
图4是本实用新型的中电平转化模块的电路图。
图5是本实用新型的中处理器以及外围电路。
图中标号所表示的含义：
1、处理器；2、电源模块；3、电平转化模块；4、串口拓展模块。
具体实施方式
下面结合具体实施例对本实用新型作进一步描述：
如图1-图5所示，一种串口hub模块电路,包括串口拓展模块4，串口拓展模块4为ch438q芯片u6，ch438q芯片u6和处理器1，ch438q芯片u6的2脚和16脚连接内置电源，ch438q芯片u6的3脚、ch438q芯片u6的14脚、ch438q芯片u6的17脚接地，ch438q芯片u6的18脚连接有电容c56，电容c56接地，ch438q芯片u6的19脚连接有电容c55，电容c55接地，ch438q芯片u6的19脚和ch438q芯片u6的18脚之间连接有晶体振荡器y2，ch438q芯片u6和处理器1之间连接有电平转化模块，电平转化模块用于将ttl电平转rs232电平；还包括用于给各个元器件供电的电源模块2。
处理器1采用系统板stm32f103r8t6，系统板stm32f103r8t6的5脚连接有电容c47，电容c47接地，系统板stm32f103r8t6的6脚连接有电容c52，电容c52接地，系统板stm32f103r8t6的1脚、系统板stm32f103r8t6的32脚、系统板stm32f103r8t6的48脚、系统板stm32f103r8t6的64脚、系统板stm32f103r8t6的19脚、系统板stm32f103r8t6的13脚均连接内置电源，系统板stm32f103r8t6的31脚、系统板stm32f103r8t6的47脚、系统板stm32f103r8t6的63脚、系统板stm32f103r8t6的18脚、系统板stm32f103r8t6的12脚均接地；系统板stm32f103r8t6的7脚连接有电阻r15，电阻r15连接内置电源。
系统板stm32f103r8t6的pc0端-系统板stm32f103r8t6的pc6端依次与ch438q芯片u6的a0端-ch438q芯片u6的a6端相连，系统板stm32f103r8t6的pb0端-系统板stm32f103r8t6的pb7端依次与ch438q芯片u6的d0端-ch438q芯片u6的d7端相连，系统板stm32f103r8t6的38脚与ch438q芯片u6的32脚相连,系统板stm32f103r8t6的36脚与ch438q芯片u6的33脚相连。
系统板stm32f103r8t6的46脚和系统板stm32f103r8t6的49脚连接有xh2.54-5p针座。
电平转化模块包括max3232ese芯片u2、max3232ese芯片u4、max3232ese芯片u5、max3232ese芯片u8、max3232ese芯片u9。ch438q芯片u6的30脚、ch438q芯片u6的31脚、ch438q芯片u6的22脚和ch438q芯片u6的23脚连接连接max3232ese芯片u4，ch438q芯片u6的20脚、ch438q芯片u6的21脚、ch438q芯片u6的13脚、ch438q芯片u6的15脚连接max3232ese芯片u8，ch438q芯片u6的11脚、ch438q芯片u6的12脚、ch438q芯片u6的25脚、ch438q芯片u6的24脚与max3232ese芯片u5，ch438q芯片u6的26脚、ch438q芯片u6的27脚、ch438q芯片u6的的29脚和ch438q芯片u6的的28脚与max3232ese芯片u9相连。系统板stm32f103r8t6的29脚、系统板stm32f103r8t6的30脚、系统板stm32f103r8t6的16脚、系统板stm32f103r8t6的17脚与max3232ese芯片u2相连。
并且系统板stm32f103r8t6与电平转化模块的连接处均连接有发光二极管；ch438q芯片u6与电平转化模块的连接处也均连接有发光二极管。
电源模块2连接有自动维持恒定电压的第一稳压模块、第二稳压模块，第一稳压模块和第二稳压模块的型号分别为sy8113和78m05。处理器1连接有第一稳压模块，ch438q芯片u6连接有第一稳压模块，电平转换模块连接有第一稳压模块和第二稳压模块。
上述实施例仅为本实用新型的较佳实施例，并非依此限制本实用新型的保护范围，故：凡依本实用新型的结构、形状、原理所做的等效变化，均应涵盖于本实用新型的保护范围之内。
1.一种串口hub模块电路，其特征在于：包括串口拓展模块(4)，串口拓展模块(4)为ch438q芯片u6，ch438q芯片u6和处理器(1)，ch438q芯片u6的2脚和16脚连接内置电源，ch438q芯片u6的3脚、ch438q芯片u6的14脚、ch438q芯片u6的17脚接地，ch438q芯片u6的18脚连接有电容c56，电容c56接地，ch438q芯片u6的19脚连接有电容c55，电容c55接地，ch438q芯片u6的19脚和ch438q芯片u6的18脚之间连接有晶体振荡器y2，ch438q芯片u6和处理器(1)之间连接有电平转化模块，电平转化模块用于将ttl电平转rs232电平；还包括用于给各个元器件供电的电源模块(2)。
2.根据权利要求1所述的一种串口hub模块电路，其特征在于：所述处理器(1)采用系统板stm32f103r8t6，系统板stm32f103r8t6的pc0端-系统板stm32f103r8t6的pc6端依次与ch438q芯片u6的a0端-ch438q芯片u6的a6端相连，系统板stm32f103r8t6的pb0端-系统板stm32f103r8t6的pb7端依次与ch438q芯片u6的d0端-ch438q芯片u6的d7端相连，系统板stm32f103r8t6的38脚与ch438q芯片u6的32脚相连,系统板stm32f103r8t6的36脚与ch438q芯片u6的33脚相连。
3.根据权利要求2所述的一种串口hub模块电路，其特征在于：所述电平转化模块包括max3232ese芯片u2、max3232ese芯片u4、max3232ese芯片u5、max3232ese芯片u8、max3232ese芯片u9。
4.根据权利要求3所述的一种串口hub模块电路，其特征在于：所述ch438q芯片u6的30脚、ch438q芯片u6的31脚、ch438q芯片u6的22脚和ch438q芯片u6的23脚连接连接max3232ese芯片u4，ch438q芯片u6的20脚、ch438q芯片u6的21脚、ch438q芯片u6的13脚、ch438q芯片u6的15脚连接max3232ese芯片u8，ch438q芯片u6的11脚、ch438q芯片u6的12脚、ch438q芯片u6的25脚、ch438q芯片u6的24脚与max3232ese芯片u5，ch438q芯片u6的26脚、ch438q芯片u6的27脚、ch438q芯片u6的29脚和ch438q芯片u6的28脚与max3232ese芯片u9相连。
5.根据权利要求3所述的一种串口hub模块电路，其特征在于：系统板stm32f103r8t6的29脚、系统板stm32f103r8t6的30脚、系统板stm32f103r8t6的16脚、系统板stm32f103r8t6的17脚与max3232ese芯片u2相连。
6.根据权利要求2所述的一种串口hub模块电路，其特征在于：所述系统板stm32f103r8t6与电平转化模块的连接处均连接有发光二极管；ch438q芯片u6与电平转化模块的连接处也均连接有发光二极管。
7.根据权利要求2所述的一种串口hub模块电路，其特征在于：系统板stm32f103r8t6的46脚和系统板stm32f103r8t6的49脚连接有xh2.54-5p针座。
技术总结