本申请的实施例涉及锁存器电路及其操作方法。
背景技术：
1、半导体工业由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高而经历了快速发展。在大多数情况下，集成度的这种改进来自最小部件尺寸的不断减小，这允许更多的组件集成到给定区域内。
技术实现思路
1、根据本申请的实施例的一个方面，提供一种锁存器电路，包括：彼此可操作地耦合为回路的第一双互锁存储单元(dice)组件、第二dice组件、第三dice组件和第四dice组件，其中，所述第一dice组件和所述第二dice组件形成被配置为接收输入信号的第一子锁存器，所述第三dice组件和所述第四dice组件形成被配置为接收相同输入信号的第二子锁存器，所述第一子锁存器被配置为在所述第一子锁存器的第一节点处提供基于所述输入信号的中间信号，并且所述第二子锁存器被配置为在所述第二子锁存器的第二节点处提供基于所述输入信号的相同中间信号；第一反相器，被配置为使所述中间信号逻辑反相并在第三节点处提供输出信号；以及第二反相器，被配置为使所述中间信号逻辑反相并在所述第三节点处提供所述输出信号。
2、根据本申请的实施例的另一方面，提供一种锁存器电路，包括：全局输入端子，被配置为接收输入信号；全局输出端子，被配置为提供输出信号；第一子锁存器，耦合在所述全局输入端子和所述全局输出端子之间，并且包括第一双互锁存储单元(dice)电路和第二dice组件；第二子锁存器，耦合在所述全局输入端子和所述全局输出端子之间，并且包括第三dice组件和第四dice组件；第一缓冲器，耦合在所述第一子锁存器和所述全局输出端子之间；以及第二缓冲器，耦合在所述第二子锁存器和所述全局输出端子之间；其中，所述第一dice组件和所述第三dice组件被配置为处于第一操作状态，而所述第二dice组件和所述第四dice组件被配置为处于不同的第二操作状态。
3、根据本申请的实施例的又一方面，提供一种操作锁存器电路的方法，包括：提供至少包括第一双互锁存储单元(dice)组件、第二dice组件、第三dice组件和第四dice组件的回路，其中，所述第一dice组件和所述第二dice组件形成第一子锁存器，所述第三dice组件和所述第四dice组件形成第二子锁存器；由所述第一子锁存器和所述第二子锁存器接收输入信号；由所述第一子锁存器在第一节点处提供基于所述输入信号的中间信号；由所述第二子锁存器在第二节点处提供基于所述输入信号的所述中间信号；通过第一反相器和第二反相器使所述中间信号逻辑反相；在第三节点处提供输出信号。
1.一种锁存器电路，包括：
2.根据权利要求1所述的锁存器电路，其中，所述第一dice组件至所述第四dice组件彼此相同。
3.根据权利要求1所述的锁存器电路，其中，所述第一dice组件至所述第四dice组件中的每一个都包括p型晶体管和n型晶体管。
4.根据权利要求3所述的锁存器电路，其中，所述第一dice组件至所述第四dice组件中的每一个都包括第一输入端子、第二输入端子、第一输出端子和第二输出端子。
5.根据权利要求4所述的锁存器电路，
6.根据权利要求5所述的锁存器电路，其中，连接所述第二dice组件的n型晶体管和p型晶体管的公共节点是所述第一子锁存器的第一节点。
7.根据权利要求6所述的锁存器电路，其中，连接所述第四dice组件的n型晶体管和p型晶体管的公共节点是所述第二子锁存器的第二节点。
8.一种锁存器电路，包括：
9.一种操作锁存器电路的方法，包括：
10.根据权利要求9所述的方法，其中，所述第一dice组件至所述第四dice组件彼此相同，并且其中，所述第一dice组件至所述第四dice组件中的每一个都包括p型晶体管和n型晶体管。
