本公开案大体关于存储器器件，及其制造方法，且更特定言之，关于形成三维(3d)nand存储器器件的器件结构及方法。现有技术的描述存储器器件为当今正开发的数字电子器件中的基本部件。随着电子器件处理速度的提高，结合电子器件的处理器一起使用的存储器器件的存储器容量亦需要提高，且同时需要更小的存储器器件以满足市场需求以产生将存储器器件定位在其中的更小电子器件。已提出三维(3d)nand存储器，所述三维(3d)nand存储器为自二维nand存储器结构向三维nand存储器结构的过渡。图1为传统3d nand存储器结构100的简化示意性实例。所述3d nand存储器结构包括沟道结构117，所述沟道结构117定向在垂直方向上，以使得沟道结构117经定向而垂直于(例如，-z方向)基板101的主表面，所述基板101包括蚀刻终止层102及安置于蚀刻终止层102上的共同源极线层(common source line layer；csl)103。垂直沟道层结构117的顶部包括多条位线118。堆叠层被配置在堆叠层对120中，堆叠层对120各自包括介电层116及字线层115。在此配置中，字线层115(例如，在图1中示出四个层)堆叠在垂直于基板的主表面的方向上，以形成一串晶体管，所述一串晶体管各自包括沟道层结构117中的一者的一部分。阶梯状结构110处在每一字线层115的端部。在阶梯状结构110中，使用一或更多个导电柱114以通过使用连接元件线113将字线层115连接至外部控制电路。以此方式，在3d nand存储器结构中，可在垂直方向上制造晶体管，以使得可通过堆叠额外层而容易地提高存储器容量。然而，形成在3d nand存储器结构100的两个相对边缘上的阶梯状结构110需要大的二维区域(亦即，x-z平面)以将所有字线层115连接至3d nand器件之外的外部元件。所述大的二维区域具有横向宽度112及高度125，此限制了对于期望的横向3d nand大小而言可在横向方向(亦即，x方向)上形成的nand器件的数目。阶梯状结构110的横向宽度112受限于需要在导电柱114之间使用的最小间距111，以确保用以限定垂直蚀刻开口(所述垂直蚀刻开口限定导电柱114的位置)的图案化工艺将可靠地位于阶梯状结构110的每个台阶内的字线层115的已暴露部分上。此外，用以形成阶梯状结构110的制造工艺过于复杂，这会降低器件良率并极大地增加存储器成本。用以形成典型阶梯状结构110的制造工艺需要完成重复性步骤序列，对于阶梯状结构110中的每个台阶，所述步骤最少需要第一光刻(litho)步骤，接着继之以第二等离子体蚀刻步骤(etch)。在一个实例中，包括四个阶梯台阶(如图1中所示)的阶梯状结构110将需要litho-etch-litho-etch-litho-etch-litho-etch进程列以在图1中所绘示的两个阶梯状结构110中的每一者中形成四个阶梯台阶。此外，3d nand器件的制造中所涉及的等离子体蚀刻工艺变得愈来愈具挑战性。特定而言，用以形成3d nand器件的阶梯接触蚀刻用以提供对nand堆叠底部处的单元的部分的接取，且由于需要形成具有自20:1至40:1的深宽比的高深宽比特征而已变得愈来愈具挑战性。蚀刻穿过高深宽比导电层提高了对蚀刻工艺的要求，所述蚀刻工艺必须能够在层中形成无条纹、无变形且无线弯曲、刻面及特征堵塞的开口。执行理想的阶梯接触蚀刻的另一挑战在于确保具有范围自20:1至大于40:1的深宽比的特征的同时多级蚀刻以高选择性完成，以确保存在可忽略不计的下伏导电接触材料的损失。因此，需要解决上述问题的改良存储器器件结构及其形成方法。
背景技术：
0、背景
技术实现思路
1、本公开案的实施例可提供一种形成非挥发性存储器器件的方法，所述方法包括蚀刻形成在基板的表面之上的多个交替层，其中所述交替层包括垂直方向上堆叠的第一层及第二层。蚀刻所述多个层的方法包括：将处理气体组成物输送至处理腔室的处理区域；在处理腔室的处理区域中形成等离子体，其中所述等离子体包括所述处理气体组成物；及当在定位于基板支撑件的基板支撑表面上的基板的上形成所述等离子体时，在定位成距所述基板支撑表面一距离的电极处建立电压波形，所述基板支撑件安置在处理腔室的处理区域内。所述基板包括：硬掩模层，安置在所述多个交替层的第一层及第二层之上，其中第一层包括第一材料且第二层包括与第一材料不同的第二材料；掩模开口的阵列，形成在硬掩模层中，所述掩模开口在第一间距方向上对准，且在第一间距方向上在掩模开口的所述阵列中的相邻掩模开口之间具有间距长度；及第一光刻胶层，安置在硬掩模层之上及在开口的所述阵列中的所述掩模开口中的两者或更多者之上，其中开口的所述阵列中的掩模开口中的至少一者经由形成在第一光刻胶层中的开口暴露于已形成的等离子体。选择所述处理气体组成物以使得已形成的等离子体导致在第一光刻胶层中形成的所述开口在第一时间间隔期间在第一间距方向上的大小增加与所述间距长度相等的长度，且在所述第一时间间隔期间同时蚀刻穿过第一层及第二层的厚度。
2、本公开案的实施例亦可包括提供一种形成非挥发性存储器器件的方法，所述方法包括将基板定位在基板支撑件的表面上，所述基板支撑件安置在处理腔室的处理区域内，将处理气体组成物输送至处理腔室的处理区域，及蚀刻形成在基板的表面之上的多个交替层。所述基板包括：硬掩模层，安置在形成于基板的表面之上的多个交替层之上，其中所述交替层包括在垂直方向上堆叠的第一层及第二层；掩模开口的阵列，形成在所述硬掩模层中，所述掩模开口在第一间距方向上对准，且在所述第一间距方向上在开口的阵列中的相邻掩模开口之间具有间距长度；及第一光刻胶层，安置在硬掩模层之上及在掩模开口的阵列中的所述掩模开口中的两者或更多者之上，且包括在具有已暴露表面的第一光刻胶层中的开口，其中所述开口经定位以暴露掩模开口的阵列中的第一掩模开口或暴露硬掩模层的与掩模开口的阵列中的所述第一掩模开口相邻的一部分。蚀刻所述多个层的工艺包括在处理腔室的处理区域中形成等离子体，其中所述等离子体包括处理气体组成物，且所述等离子体形成在第一光刻胶层及形成于其中的开口之上。蚀刻所述多个交替层的工艺导致第一光刻胶层被蚀刻以使得在蚀刻所述多个交替层的工艺期间，掩模开口的阵列中的所述掩模开口中的每一者连续暴露于已形成的等离子体，且导致安置在所述连续暴露的掩模开口下方的交替层的部分形成经图案化开口，所述经图案化开口各自具有在所述交替层内的不同深度。
3、本公开案的实施例亦可提供一种非挥发性存储器器件，包括多个交替层，其中所述多个交替层包括多个堆叠层对，所述多个堆叠层对各自包括：包括第一材料的第一层，及包括与第一材料不同的第二材料的第二层，其中所述多个堆叠层对在第一方向上堆叠且包括n个堆叠层对，且n大于10。所述非挥发性存储器器件亦包括多个导电柱，其中所述导电柱中的每一者在第一间距方向上对准，且以一间距长度在所述第一间距方向上分离，所述导电柱中的n-1者延伸穿过一或更多个堆叠层对，且所述导电柱中的每一者包括介电层，所述介电层安置在安置于所述导电柱内的导电材料与所述导电柱所延伸穿过的一或更多个堆叠层对中的层之间，其中在所述非挥发性存储器器件的操作期间将电压施加至导电柱的导电材料。在一些实施例中，第一材料及导电材料各自基本上包括相同材料。
1.一种形成非挥发性存储器器件的方法，包括：
2.如权利要求1所述的方法，其中所述第一材料包括硅及氮，且所述第二材料包括硅及氧。
3.如权利要求1所述的方法，其中所述第一材料包括硅及氮，且所述第二材料包括多晶硅。
4.如权利要求1所述的方法，其中所述第一光刻胶层包括dnq-novolac光刻胶、环氧基聚合物，或非化学计量硫醇烯(oste)聚合物。
5.如权利要求1所述的方法，其中所述电压波形包括：
6.如权利要求1所述的方法，其中所述处理气体组成物包括c4f6、c3f6、cf4、nf3、c3f8、c4f8、ch3f、ch2f2、sf6、sif4及wf6中的至少一者，及hbr、he、ar、xe、n2、kr及o2中的至少一者。
7.如权利要求1所述的方法，其中所述交替层包括在垂直方向上交替堆叠的多个所述第一层及所述第二层，且所述方法进一步包括：执行(a)、(b)及(c)直至如下情形为止
8.如权利要求7所述的方法，所述方法进一步包括：
9.如权利要求8所述的方法，所述方法进一步包括：在自形成在所述交替层中的所述经图案化开口中的每一者的所述底表面移除已沉积的所述介电层的至少一部分之后，用所述第一材料填充形成在所述交替层中的所述经图案化开口。
10.如权利要求9所述的方法，所述方法进一步包括：
11.如权利要求1所述的方法，所述方法进一步包括：
12.一种形成非挥发性存储器器件的方法，包括：
13.如权利要求12所述的方法，其中所述经图案化开口中的每一者的底表面具有第一端部，所述第一端部与所述多个所述第二层中的第一层的一部分接触。
14.如权利要求12所述的方法，所述方法进一步包括：当在所述第一光刻胶层及形成于其中的所述开口之上形成所述等离子体时，在定位成距所述基板支撑表面一距离的电极处建立电压波形。
15.一种非挥发性存储器器件，包括：
