本技术涉及半导体，特别是涉及一种半导体结构、存储器、电子设备、存储电路及读写方法。
背景技术：
1、在集成电路制造中，存储程序和各种数据信息的存储器按使用类型可分为rom(read-only memory，只读存储器)和ram(random access memory，随机存取存储器)，根据存储单元的工作原理不同，ram可分为sram(static ram，静态随机存取存储器)和dram(dynamic ram，动态随机存取存储器)，dram与sram相比具有集成度高、功耗低、价格便宜等优点，所以在大容量存储器中普遍采用。
2、目前常见的dram单元由一个晶体管(transistor)和一个电容器(capacitor)构成1t1c结构，通过电容器上是否存储电荷区分逻辑状态。然而，市场对dram单元的存储性能和单元尺寸提出越来越高的要求。因此，亟需一种半导体结构，以在优化dram存储性能的同时提高存储结构的集成度。
技术实现思路
1、基于此，有必要针对上述背景技术中的问题，提供一种半导体结构、存储器、电子设备、存储电路及读写方法，以优化器件的存储性能并提高存储器的3d集成度。
2、为实现上述目的及其他相关目的，本技术的一方面提供一种半导体结构，包括沿第一方向依次叠置的第一有源柱和第二有源柱，以及沿第一方向依次叠置的第一栅导电层和第二栅导电层；第一有源柱和第二有源柱均沿第二方向延伸；第一栅导电层周向环绕第一有源柱的部分侧壁；第二栅导电层周向环绕第二有源柱的部分侧壁；其中，第一有源柱和第一栅导电层用于构成第一晶体管，第二有源柱和第二栅导电层用于构成第二晶体管；第一方向与第二方向相交。
3、于上述实施例中的半导体结构中，通过在第一方向上堆叠第一栅导电层和第二栅导电层，以将第一晶体管中的栅极结构和第二晶体管中的栅极结构作为一个双栅单元结构，进而提高存储单元的集成度。另外，第一晶体管和第二晶体管通过堆叠的方式，能够在一个存储单元中同时进行两份存储数据的读写，从而减少数据写入的时间，以提升数据读写的效率。因此，上述半导体结构在提高器件集成度的同时，还能改善利用传统1t1c存储单元构成的存储器中控制技术复杂、存储效率低的问题，从而优化半导体结构的整体性能。
4、在其中一些实施例中，半导体结构还包括第一隔离层、第二隔离层及第三隔离层；第一隔离层位于第一栅导电层沿第一方向远离第二栅导电层的一侧；第二隔离层位于第一栅导电层和第二栅导电层之间；第三隔离层位于第二栅导电层沿第一方向远离第一栅导电层的一侧；其中，第一隔离层、第二隔离层及第三隔离层均沿第二方向延伸。
5、在其中一些实施例中，第一有源柱具有沿第二方向相对的第一表面及第二表面，第二有源柱具有沿第二方向相对的第一表面及第二表面；半导体结构还包括电容结构，其与第一有源柱的第一表面和第二有源柱的第一表面均连接。
6、在其中一些实施例中，半导体结构还包括第一位线结构及第二位线结构；其中，第一位线结构与第一有源柱的第二表面连接；第二位线结构与第二有源柱的第二表面连接。
7、在其中一些实施例中，半导体结构还包括第一漏极结构及第二漏极结构；其中，第一漏极结构位于第一有源柱沿第二方向靠近电容结构的一端，第二漏极结构位于第二有源柱沿第二方向靠近电容结构的一端；或半导体结构还包括第一源极结构和第二源极结构，第一源极结构位于第一有源柱沿第二方向靠近电容结构的一端，第二源极结构位于第二有源柱沿第二方向靠近电容结构的一端。
8、在其中一些实施例中，半导体结构还包括第一源极结构及第二源极结构；其中，第一源极结构位于第一有源柱沿第二方向远离电容结构的一端，第二源极结构位于第二有源柱沿第二方向远离电容结构的一端；或半导体结构还包括第一漏极结构和第二漏极结构，第一漏极结构位于第一有源柱沿第二方向远离电容结构的一端，第二漏极结构位于第二有源柱沿第二方向远离电容结构的一端。
9、在其中一些实施例中，第一栅导电层具有沿第三方向相对的第一表面及第二表面，第二栅导电层具有沿第三方向相对的第一表面及第二表面；半导体结构还包括第一子字线部、第二子字线部、第三子字线部及第四子字线部；第一子字线部与第一栅导电层的第一表面连接；第二子字线部与第一栅导电层的第二表面连接；第三子字线部与第二栅导电层的第一表面连接；第四子字线部与第二栅导电层的第二表面连接；其中，第一子字线部及第二子字线部用于构成第一字线结构，第三子字线部及第四子字线部用于构成第二字线结构，第三方向与第一方向、第二方向均相交。
10、在其中一些实施例中，第一晶体管还包括第一介质材料层，其周向环绕第一有源柱的部分侧壁，且位于第一隔离层、第二隔离层以及第一栅导电层之间；及/或第二晶体管还包括第二介质材料层，其周向环绕第二有源柱的部分侧壁，且位于第二隔离层、第三隔离层以及第二栅导电层之间。
11、在其中一些实施例中，第一晶体管还包括第三介质材料层，其周向环绕第一有源柱的部分侧壁，且位于第一介质材料层与第一栅导电层之间、第一介质材料层与第一隔离层之间以及第一介质材料层与第二隔离层之间；及/或第二晶体管还包括第四介质材料层，其周向环绕第二有源柱的部分侧壁，且位于第二介质材料层与第二栅导电层之间、第二介质材料层与第二隔离层之间以及第二介质材料层与第三隔离层之间；其中，第三介质材料层的介电常数大于第一介质材料层的介电常数，第四介质材料层的介电常数大于第二介质材料层的介电常数。
12、在其中一些实施例中，电容结构包括沿第二方向依次叠置的第一电极层、中间介电层以及第二电极层；其中，第一电极层与第一有源柱的第一表面和第二有源柱的第一表面均连接。
13、根据本技术的一些实施例，本技术又一方面提供一种存储器，包括多个沿第一方向层叠的目标层，目标层包括沿第一方向、第三方向阵列排布的多个如本技术实施例中任一项所述的半导体结构；沿第三方向相邻的第一晶体管共用第一字线结构；沿第三方向相邻的第二晶体管共用第二字线结构；沿第一方向相邻的第一晶体管共用第一位线结构；沿第一方向相邻的第二晶体管共用第二位线结构。
14、于上述实施例中的存储器中，通过在一个存储单元中将两个晶体管进行沿第一方向的堆叠，并将多个沿第一方向、第三方向阵列排布的上述存储单元进行3d空间堆叠，能够将传统技术中1t1c存储单元结构中写入数据的速度提升两倍，并缩小存储器的尺寸，并提高其运行速度，从而优化存储器的整体性能，以及实现器件尺寸的进一步缩小。
15、在其中一些实施例中，第一字线结构及第二字线结构均沿第三方向延伸；第一位线结构及第二位线结构均沿第一方向延伸；其中，第一方向、第二方向及第三方向相互垂直。
16、根据本技术的一些实施例，本技术再一方面提供一种存储电路，包括第一晶体管及第二晶体管；第一晶体管被配置为：控制端与第一字线结构电连接，第一端与电容结构电连接，第二端与第一位线结构电连接；第二晶体管被配置为：控制端与第二字线结构电连接，第一端与电容结构电连接，第二端与第二位线结构电连接；其中，第一晶体管和第二晶体管用于在第一字线结构和第二字线结构的控制下同时开启，将第一位线结构和/或第二位线结构的电信号存储到电容结构中；第一晶体管用于在第一字线结构的控制下开启，并将电容结构存储的电信号输出到第一位线结构，或第二晶体管用于在第二字线结构的控制下开启，并将电容结构存储的电信号输出到第二位线结构。
17、于上述实施例中的存储电路中，包括第一晶体管及第二晶体管，且两者均连接同一个电容结构，第一晶体管和第二晶体管在第一字线结构和第二字线结构控制下可以同时开启，能够同时向电容结构写入两个数据，从而与1t1c存储单元中一次只能写入一个数据相比，写入数据的速度提升了两倍，并且能够同时节省数据刷新时间及减少预充电的延迟现象，从而提高整个存储电路的存储效率。
18、在其中一些实施例中，存储电路还包括放大器，其被配置为：第一端与第一位线结构电连接，第二端与第二位线结构电连接；放大器用于在第一晶体管或第二晶体管开启时，将电容结构输出到第一位线结构或第二位线结构的电信号放大并输出。
19、根据本技术的一些实施例，本技术又一方面提供一种电子设备，包括如本技术实施例中任一项所述的存储器及/或存储电路。
20、于上述实施例中的电子设备中，利用两个晶体管沿第一方向进行堆叠的存储单元，将其沿第一方向及第三方向进一步进行堆叠，进而得到运行速度更大并且集成度更高的存储器，用上述存储器所构成的电子设备能够提高存储数据以及读取数据的速率，数据的存储性更好，并且电子设备尺寸进一步缩小，整体性能更强。
21、根据本技术的一些实施例，本技术还一方面提供一种存储电路的读写方法，包括：写入数据：向第一字线结构和第二字线结构输入第一电信号，并同时向第一位线结构输入第二电信号和/或向第二位线结构输入第三电信号；第一晶体管与第二晶体管在第一电信号的控制下同时开启，将第二电信号和/或第三电信号，写入到电容结构中；读取数据：向第一字线结构或第二字线结构输入第一电信号，第一晶体管或第二晶体管在第一电信号的控制下开启，将电容结构存储的电信号输出到第一位线结构或第二位线结构。
22、于上述实施例中的存储电路的读写方法中，通过同时向第一位线结构输入第二电信号、向第二位线结构输入第三电信号，能够同时向电容结构写入两组数据，从而提高写入效率，并提高存储电路所在器件的运行速度，从而实现存储器性能的提升。
23、在其中一些实施例中，还包括：将输出到第一位线结构或第二位线结构的电信号进行放大并输出。
1.一种半导体结构，其特征在于，包括沿第一方向依次叠置的第一有源柱和第二有源柱，以及沿所述第一方向依次叠置的第一栅导电层和第二栅导电层；
2.根据权利要求1所述的半导体结构，其特征在于，还包括：
3.根据权利要求2所述的半导体结构，其特征在于，所述第一有源柱具有沿所述第二方向相对的第一表面及第二表面，所述第二有源柱具有沿所述第二方向相对的第一表面及第二表面；所述半导体结构还包括：
4.根据权利要求3所述的半导体结构，其特征在于，还包括：
5.根据权利要求3所述的半导体结构，其特征在于，还包括：
6.根据权利要求3所述的半导体结构，其特征在于，还包括：
7.根据权利要求1-6任一项所述的半导体结构，其特征在于，所述第一栅导电层具有沿第三方向相对的第一表面及第二表面，所述第二栅导电层具有沿所述第三方向相对的第一表面及第二表面；所述半导体结构还包括：
8.根据权利要求1-6任一项所述的半导体结构，其特征在于，所述第一晶体管还包括：
9.根据权利要求8所述的半导体结构，其特征在于，所述第一晶体管还包括：
10.根据权利要求3所述的半导体结构，其特征在于，所述电容结构包括沿所述第二方向依次叠置的第一电极层、中间介电层以及第二电极层；其中，所述第一电极层与所述第一有源柱的第一表面和所述第二有源柱的第一表面均连接。
11.一种存储器，其特征在于，包括多个沿第一方向层叠的目标层，所述目标层包括沿第一方向、第三方向阵列排布的多个如权利要求1-10任一项所述的半导体结构；
12.根据权利要求11所述的存储器，其特征在于，所述第一字线结构及所述第二字线结构均沿所述第三方向延伸；
13.一种存储电路，其特征在于，包括：
14.根据权利要求13所述的存储电路，其特征在于，还包括：
15.一种电子设备，其特征在于，包括如权利要求11或12所述的存储器及/或如权利要求13或14所述的存储电路。
16.一种如权利要求13所述的存储电路的读写方法，其特征在于，包括：
17.根据权利要求16所述的存储电路的读写方法，其特征在于，还包括：
