本申请总体上涉及电子器件领域，并且更具体的，涉及一种存储器及其制备方法和存储系统。
背景技术：
1、nand存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。平面结构的nand器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3d nand存储器。在3d nand存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的存储器结构。
2、随着3d nand产品层数的不断增加，制造工艺难度极大，因此现有的产品构架很难实现层数的进一步堆叠。
3、申请内容
4、本申请实施例的目的在于提供一种存储器及其制备方法和存储系统，旨在将两个存储芯片通过共源极层键合集成，以实现高层数堆叠，提高存储容量。
5、第一方面，本申请实施例提供一种存储器，所述存储器包括：
6、第一存储芯片，包括第一共源极层；
7、第二存储芯片，包括第二共源极层；
8、键合面，位于所述第一存储芯片和第二存储芯片之间；
9、其中，所述第一共源极层和第二共源极层通过第一键合触点在所述键合面键合。
10、在一些实施例中，所述存储器还包括：
11、第一控制芯片，键合在所述第一存储芯片背离所述第二存储芯片的一侧；
12、第二控制芯片，键合在所述第二存储芯片背离所述第一存储芯片的一侧。
13、在一些实施例中，所述第一共源极层通过第一导电柱与所述第一控制芯片连接，及/或所述第二共源极层通过第二导电柱与所述第二控制芯片连接。
14、在一些实施例中，所述第一控制芯片包括第一阵列电路和第一非阵列电路，所述第二控制芯片包括第二阵列电路和第二非阵列电路；所述第一阵列电路与所述第一存储芯片连接，所述第二阵列电路与所述第二存储芯片连接；所述第一非阵列电路与所述第一存储芯片和第二存储芯片连接，所述第二非阵列电路与所述第一存储芯片和第二存储芯片连接。
15、在一些实施例中，所述第一存储芯片还包括与所述第一非阵列电路连接的第一触点，所述第二存储芯片还包括与所述第二非阵列电路连接的第二触点；所述第一触点和第二触点通过第二键合触点在所述键合面键合。
16、在一些实施例中，所述第一存储芯片还包括与所述第一控制芯片连接的第三触点，所述第二存储芯片还包括与所述第二控制芯片连接的第四触点，所述第三触点和所述第四触点通过第三键合触点在所述键合面键合；所述存储器还包括：
17、导电焊盘，位于所述第一控制芯片背离所述第一存储芯片的一侧、且与所述第三触点连接，或位于所述第二控制芯片背离所述第二存储芯片的一侧、且与所述第四触点连接。
18、在一些实施例中，所述第一存储芯片还包括第一堆叠结构和贯穿所述第一堆叠结构的第一存储沟道结构，所述第二存储芯片还包括第二堆叠结构和贯穿所述第二堆叠结构的第二存储沟道结构；所述第一存储沟道结构的两端分别连接所述第一共源极层和所述第一阵列电路，所述第二存储沟道的两端分别连接所述第二共源极层和所述第二阵列电路。
19、在一些实施例中，所述第一阵列电路包括第一页缓存电路和第一串驱动电路，所述第二阵列电路包括第二页缓存电路和第二串驱动电路；所述第一非阵列电路和第二非阵列电路分别包括供压电路和模拟电路其中的至少一种，所述第一非阵列电路和第二非阵列电路为不同功能的电路。
20、在一些实施例中，所述第一存储沟道结构与所述第一页缓存电路连接，所述第二存储沟道结构与所述第二页缓存电路连接；所述第一堆叠结构和第二堆叠结构分别包括交替层叠的栅极层和绝缘层，所述第一堆叠结构的栅极层与所述第一串驱动电路连接，所述第二堆叠结构的栅极层与所述第二串驱动电路连接。
21、在一些实施例中，所述第一页缓存电路沿第一方向设置，所述第一串驱动电路沿第二方向设置，所述第一方向与所述第二方向交叉。
22、第二方面，本申请还提供一种存储器的制备方法，所述存储器的制备方法包括：
23、形成第一存储芯片，所述第一存储芯片包括第一共源极层；
24、形成第二存储芯片，所述第二存储芯片包括第二共源极层；
25、在所述第一共源极层的表面和所述第二共源极层的表面形成第一键合触点；
26、将所述第一共源极层和所述第二共源极层通过所述第一键合触点键合，形成键合面，所述键合面位于所述第一存储芯片和第二存储芯片之间。
27、在一些实施例中，所述在所述第一共源极层的表面和所述第二共源极层的表面形成第一键合触点的步骤之前，所述存储器的制备方法还包括：
28、形成第一控制芯片和第二控制芯片。
29、将所述第一控制芯片键合在所述第一存储芯片背离所述键合面的一侧；
30、将所述第二控制芯片键合在所述第二存储芯片背离所述键合面的一侧。
31、在一些实施例中，所述存储器的制备方法还包括：
32、形成连接所述第一共源极层和所述第一控制芯片的第一导电柱；
33、及/或形成连接所述第二共源极层和所述第二控制芯片的第二导电柱。
34、在一些实施例中，所述形成第一控制芯片和第二控制芯片的步骤包括：
35、提供第一半导体层，在所述第一半导体层上形成第一阵列电路和第一非阵列电路；
36、提供第二半导体层，在所述第二半导体层上形成第二阵列电路和第二非阵列电路；
37、其中，第一阵列电路与所述第一存储芯片连接，第一非阵列电路与所述第一存储芯片和第二存储芯片连接；第二阵列电路与所述第二存储芯片连接，第二非阵列电路与所述第一存储芯片和第二存储芯片连接。
38、在一些实施例中，所述将所述第一共源极层和所述第二共源极层通过所述第一键合触点键合的步骤之后，所述存储器的制备方法还包括：
39、在所述第一控制芯片背离所述第一存储芯片的一侧形成导电焊盘，所述导电焊盘与所述第二控制芯片连接；
40、或在所述第二控制芯片背离所述第二存储芯片的一侧形成导电焊盘，所述导电焊盘与所述第一控制芯片连接。
41、第三方面，本申请实施例提供一种存储系统，包括：
42、前述任一实施例提供的存储器；
43、控制器，所述控制器与所述存储器电连接，用于控制所述存储器存储数据。
44、本申请实施例的有益效果是：提供一种存储器及其制备方法和存储系统，该存储器包括第一存储芯片、第二存储芯片和位于第一存储芯片和第二存储芯片之间的键合面。第一存储芯片包括第一共源极层，第二存储芯片包括第二共源极层，第一共源极层和第二共源极层通过第一键合触点在键合面键合。本申请将两个存储芯片通过共源极层键合集成，以实现高层数堆叠，提高了存储容量。
技术实现思路
1.一种存储器，其特征在于，所述存储器包括：
2.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：
3.根据权利要求2所述的存储器，其特征在于，所述第一共源极层通过第一导电柱与所述第一控制芯片连接，及/或所述第二共源极层通过第二导电柱与所述第二控制芯片连接。
4.根据权利要求2所述的存储器，其特征在于，所述第一控制芯片包括第一阵列电路和第一非阵列电路，所述第二控制芯片包括第二阵列电路和第二非阵列电路；所述第一阵列电路与所述第一存储芯片连接，所述第二阵列电路与所述第二存储芯片连接；所述第一非阵列电路与所述第一存储芯片和第二存储芯片连接，所述第二非阵列电路与所述第一存储芯片和第二存储芯片连接。
5.根据权利要求4所述的存储器，其特征在于，所述第一存储芯片还包括与所述第一非阵列电路连接的第一触点，所述第二存储芯片还包括与所述第二非阵列电路连接的第二触点；所述第一触点和第二触点通过第二键合触点在所述键合面键合。
6.根据权利要求2所述的存储器，其特征在于，所述第一存储芯片还包括与所述第一控制芯片连接的第三触点，所述第二存储芯片还包括与所述第二控制芯片连接的第四触点，所述第三触点和所述第四触点通过第三键合触点在所述键合面键合；所述存储器还包括：
7.根据权利要求4所述的存储器，其特征在于，所述第一存储芯片还包括第一堆叠结构和贯穿所述第一堆叠结构的第一存储沟道结构，所述第二存储芯片还包括第二堆叠结构和贯穿所述第二堆叠结构的第二存储沟道结构；所述第一存储沟道结构的两端分别连接所述第一共源极层和所述第一阵列电路，所述第二存储沟道的两端分别连接所述第二共源极层和所述第二阵列电路。
8.根据权利要求7所述的存储器，其特征在于，所述第一阵列电路包括第一页缓存电路和第一串驱动电路，所述第二阵列电路包括第二页缓存电路和第二串驱动电路；所述第一非阵列电路和第二非阵列电路分别包括供压电路和模拟电路其中的至少一种，所述第一非阵列电路和第二非阵列电路为不同功能的电路。
9.根据权利要求8所述的存储器，其特征在于，所述第一存储沟道结构与所述第一页缓存电路连接，所述第二存储沟道结构与所述第二页缓存电路连接；所述第一堆叠结构和第二堆叠结构分别包括交替层叠的栅极层和绝缘层，所述第一堆叠结构的栅极层与所述第一串驱动电路连接，所述第二堆叠结构的栅极层与所述第二串驱动电路连接。
10.根据权利要求9所述的存储器，其特征在于，所述第一页缓存电路沿第一方向设置，所述第一串驱动电路沿第二方向设置，所述第一方向与所述第二方向交叉。
11.一种存储器的制备方法，其特征在于，所述存储器的制备方法包括：
12.根据权利要求11所述的存储器的制备方法，其特征在于，所述在所述第一共源极层的表面和所述第二共源极层的表面形成第一键合触点的步骤之前，所述存储器的制备方法还包括：
13.根据权利要求12所述的存储器的制备方法，其特征在于，所述存储器的制备方法还包括：
14.根据权利要求12所述的存储器的制备方法，其特征在于，所述形成第一控制芯片和第二控制芯片的步骤包括：
15.根据权利要求12所述的存储器的制备方法，其特征在于，所述将所述第一共源极层和所述第二共源极层通过所述第一键合触点键合的步骤之后，所述存储器的制备方法还包括：
16.一种存储系统，其特征在于，包括：
