本发明涉及集成电路制造，特别涉及一种电容结构、存储器及其制造方法。
背景技术：
1、动态随机存储器(dynamic random access memory，简称：dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成，每个存储单元通常包括用于存储数据的电容结构以及用于控制电容结构中的数据读写的晶体管。dram中的电容容量直接决定dram性能的好坏。
2、然而，随着dram尺寸不断缩小，dram的电容结构的深宽比越来越大，导致dram的电容结构不稳定或者电容容量很难提升。
技术实现思路
1、本发明的目的在于提供一种电容结构、存储器及其制造方法，在不降低电容容量的前提下提高电容结构的稳定性，或者，在同样电容稳定性的状况下提高电容容量。
2、为实现上述目的，本发明提供一种电容结构的制造方法，其包括以下步骤：
3、提供衬底，在所述衬底上交替层叠牺牲层和支撑层，形成顶层为支撑层的膜堆叠结构；
4、刻蚀所述膜堆叠结构，形成贯穿所述膜堆叠结构的至少一个电容孔；
5、形成下极板覆盖于所述电容孔的内表面上；
6、形成内电容介质层覆盖于所述下极板及所述膜堆叠结构的表面上；
7、形成内电容上极板覆盖于所述内电容介质层的表面上；
8、去除所述膜堆叠结构中的各层所述牺牲层，以形成支撑层间隙；
9、形成外电容介质层覆盖于所述内电容上极板和所述支撑层间隙的表面上，所述外电容介质层还暴露出所述内电容上极板的部分表面；
10、形成外电容上极板覆盖于所述外电容介质层及暴露出的所述内电容上极板的表面上。
11、可选地，所述制造方法更包括：形成导电填充层覆盖于所述外电容上极板上并填充于所述支撑层间隙中，以引出所述外电容上极板。
12、可选地，所述衬底中形成有接触垫，所述膜堆叠结构中的电容孔呈阵列排布，且每个所述电容孔对准且暴露出相应的所述接触垫的顶面。
13、可选地，形成下极板覆盖于所述电容孔的内表面上的步骤包括：
14、沉积下极板材料于所述膜堆叠结构和所述电容孔的表面上；
15、刻蚀去除所述膜堆叠结构顶面上以及所述电容孔顶部的相应高度区域内的下极板材料，以形成所述下极板。
16、可选地，所述膜堆叠结构包括自下而上依次层叠的第一牺牲层、中间支撑层、第二牺牲层和顶层支撑层，去除所述膜堆叠结构中的各层所述牺牲层并形成所述支撑层间隙的步骤包括：
17、刻蚀打开所述顶层支撑层及部分所述第二牺牲层，形成部分对准所述电容孔的顶部释放孔；
18、通过所述顶部释放孔刻蚀去除所述第二牺牲层，形成露出所述中间支撑层的所述支撑层间隙；
19、通过所述顶部释放孔及其连通的所述支撑层间隙刻蚀打开所述中间支撑层，形成中部释放孔；
20、通过所述中部释放孔刻蚀去除所述第一牺牲层，形成位于所述中间支撑层和所述衬底之间的所述支撑层间隙。
21、可选地，所述顶部释放孔部分对准并连通相邻的多个所述电容孔。
22、可选地，形成所述外电容介质层的步骤包括：
23、沉积电容介质材料于所述内电容上极板和所述膜堆叠结构的表面上，且沉积的电容介质材料还填满各个所述电容孔的位于所述顶部释放孔的底部以下的孔隙中；
24、刻蚀所述电容介质材料，以暴露出所述电容孔的顶部及所述顶层支撑层的顶面上的所述内电容上极板，进而形成所述外电容介质层。
25、可选地，所述顶部释放孔的底部的深度浅于所述顶部释放孔部分对准的所述电容孔侧壁上的所述下极板的顶部的深度。
26、可选地，所述顶部释放孔的底部与所述电容孔侧壁上的所述下极板的顶部之间的距离大于或等于5nm。
27、可选地，所述下极板、所述内电容上极板和所述外电容上极板的材料相同；和/或，所述内电容介质层和所述外电容介质层的材料均为介电常数高于二氧化硅的高介电常数材料。
28、基于同一发明构思，本发明还提供一种存储器的制造方法，其采用如本发明所述的电容结构的制造方法，制造存储器所需的电容阵列。
29、基于同一发明构思，本发明还提供一种电容结构，其包括：
30、衬底，在所述衬底上形成有膜堆叠结构以及贯穿所述膜堆叠结构的至少一个电容孔，所述膜堆叠结构具有中间支撑层和顶层支撑层，且中间支撑层和顶层支撑层之间以及中间支撑层和所述衬底之间均具有支撑层间隙；
31、下极板，覆盖于所述电容孔的内表面上；
32、内电容介质层，覆盖于所述下极板的表面上并沿着所述电容孔延伸覆盖到所述膜堆叠结构的顶面上；
33、内电容上极板，覆盖于所述内电容介质层的表面上；
34、外电容介质层，覆盖于所述内电容上极板和各个所述支撑层间隙的表面上，所述外电容介质层还暴露出所述内电容上极板的部分表面；
35、外电容上极板，覆盖于所述外电容介质层及暴露出的所述内电容上极板的表面上。
36、可选地，所述的电容结构更包括：导电填充层，覆盖于所述外电容上极板上并填充于所述支撑层间隙中，并用于引出所述外电容上极板。
37、可选地，所述衬底中形成有接触垫，所述膜堆叠结构中的电容孔呈阵列排布，且每个所述电容孔对准和暴露出相应的所述接触垫的顶面。
38、可选地，所述膜堆叠结构包括自下而上设置的中间支撑层和顶层支撑层；所述顶层支撑层中形成至少一个顶部释放孔，每个所述顶部释放孔部分对准所述电容孔，并连通所述顶层支撑层和所述中间支撑层之间的支撑层间隙；所述中间支撑层中形成有至少一个中部释放孔，所述中部释放孔连通所述顶层支撑层和所述中间支撑层之间的支撑层间隙，并连通所述衬底和所述中间支撑层之间的支撑层间隙。
39、可选地，所述外电容介质层填满所述中部释放孔以及各个所述电容孔的位于所述顶部释放孔的底部以下的孔隙。
40、可选地，所述顶部释放孔的底部的深度浅于所述顶部释放孔部分对准的所述电容孔侧壁上的所述下极板的顶部的深度。
41、可选地，所述导电填充层将多个所述电容孔中的外电容上极板连接在一起，并连接至相应的公共端。
42、基于同一发明构思，本发明还提供一种存储器，其具有存储阵列，所述存储阵列具有如本发明所述的电容结构。
43、与现有技术相比，本发明的技术方案至少具有以下有益效果之一：
44、1、本发明将电容孔处的内外电容分开做，在电容孔中做好内电容后再去除膜堆叠结构中的牺牲层，由此可以利用内电容的三层结构来极大地提高去除牺牲层后的框架的整体结构稳定性，进而使得最终制造的电容结构整体上具有更高的结构稳定性。
45、2、基于本发明更稳定的电容结构，能够有更大潜力做出更高深宽比的电容结构，进而获得更高的电容容量。
46、3、基于本发明更稳定的电容结构，在不降低电容容量的前提下提高电容结构的稳定性，或者，在同样电容稳定性的状况下提高电容容量。
1.一种电容结构的制造方法，其特征在于，包括：
2.如权利要求1所述的制造方法，其特征在于，更包括：
3.如权利要求1所述的制造方法，其特征在于，所述衬底中形成有接触垫，所述膜堆叠结构中的电容孔呈阵列排布，且每个所述电容孔对准且暴露出相应的所述接触垫的顶面。
4.如权利要求1所述的制造方法，其特征在于，形成下极板覆盖于所述电容孔的内表面上的步骤包括：
5.如权利要求1所述的制造方法，其特征在于，所述膜堆叠结构包括自下而上依次层叠的第一牺牲层、中间支撑层、第二牺牲层和顶层支撑层，去除所述膜堆叠结构中的各层所述牺牲层并形成所述支撑层间隙的步骤包括：
6.如权利要求5所述的制造方法，其特征在于，所述顶部释放孔部分对准并连通相邻的多个所述电容孔。
7.如权利要求5所述的制造方法，其特征在于，形成所述外电容介质层的步骤包括：
8.如权利要求5所述的制造方法，其特征在于，所述顶部释放孔的底部的深度浅于所述顶部释放孔所部分对准的所述电容孔侧壁上的所述下极板的顶部的深度。
9.如权利要求8所述的制造方法，其特征在于，所述顶部释放孔的底部与所述电容孔侧壁上的所述下极板的顶部之间的距离大于或等于5nm。
10.如权利要求1-9中任一项所述的制造方法，其特征在于，所述下极板、所述内电容上极板和所述外电容上极板的材料相同；和/或，所述内电容介质层和所述外电容介质层的材料均为介电常数高于二氧化硅的高介电常数材料。
11.一种存储器的制造方法，其特征在于，采用权利要求1-10中任一项所述的电容结构的制造方法，制造存储器所需的电容阵列。
12.一种电容结构，其特征在于，包括：
13.如权利要求12所述的电容结构，其特征在于，更包括：
14.如权利要求12所述的电容结构，其特征在于，所述衬底中形成有接触垫，所述膜堆叠结构中的电容孔呈阵列排布，且每个所述电容孔对准和暴露出相应的所述接触垫的顶面。
15.如权利要求12所述的电容结构，其特征在于，所述顶层支撑层中形成至少一个顶部释放孔，每个所述顶部释放孔部分对准所述电容孔，并连通所述顶层支撑层和所述中间支撑层之间的支撑层间隙；所述中间支撑层中形成有至少一个中部释放孔，所述中部释放孔连通所述顶层支撑层和所述中间支撑层之间的支撑层间隙，并连通所述衬底和所述中间支撑层之间的支撑层间隙。
16.如权利要求15所述的电容结构，其特征在于，所述外电容介质层填满所述中部释放孔以及各个所述电容孔的位于所述顶部释放孔的底部以下的孔隙。
17.如权利要求15所述的电容结构，其特征在于，所述顶部释放孔的底部的深度浅于所述顶部释放孔所连通的所述电容孔侧壁上的所述下极板的顶部的深度。
18.如权利要求13所述的电容结构，其特征在于，所述导电填充层将多个所述电容孔中的外电容上极板连接在一起，并连接至相应的公共端。
19.一种存储器，具有存储阵列，其特征在于，所述存储阵列具有如权利要求12-18中任一项所述的电容结构。
