本技术涉及半导体器件，尤其涉及一种低功耗晶体管以及具有所述低功耗晶体管的芯片。
背景技术：
1、随着摩尔定律逼进极限，晶体管技术的开发重点已经从提高速度和缩小面积转移到了降低功耗，而降功耗最有效的方法是在不影响驱动电流的情况下降低工作电压。目前现有技术中，隧穿晶体管(tunneling field effect transistor，tfet)、冷源晶体管(coldsource field effect transistor，csfet)和负电容晶体管(negative capacitancefield effect transistor，ncfet)等，可以通过改变源端载流子能隙过滤、使用“冷”分布，或增加沟道势垒对栅压的响应来降低亚阈值摆幅(sub-threshold swing，ss)，从而使得在不损失驱动电流(delay)前提下，降低晶体管的驱动电压vdd，从而降低器件功耗。
2、但是，上述晶体管的散射、隧穿效率、界面耦合、铁电响应等问题可能会影响器件的作用，目前尚缺乏获得验证的可应用方案。而且，当前阶段晶体管的驱动电压vdd和阈值电压vth之间还有一个较大的差距，叫做过驱动电压(overdrive)，该过驱动电压(overdrive)用于电流的饱和。甚至，过驱动电压(overdrive)有时还大于阈值电压vth，比如：先进晶体管的驱动电压vdd大约0.75v，而阈值电压vth为0.25v，相应的过驱动电压(overdrive)占比0.5v以上，所以当前阶段晶体管的过驱动电压(overdrive)还有很大的压缩空间和巨大的收益潜力。
3、因此，如何在不影响驱动电流的情况下，进一步的降低晶体管功耗，是亟待解决的问题。
技术实现思路
1、本技术实施例提供一种可以调控导通方向的半导体器件，以提高半导体器件的应用灵活性能。
2、第一方面，本技术提供了一种低功耗晶体管，其包括衬底、层叠于所述衬底上的源极、沟道、栅极绝缘层、栅极、以及与所述源极间隔设置的漏极；其中，在平行于所述衬底方向上，所述源极通过所述沟道与所述漏极电连接；所述栅极绝缘层层叠于所述沟道之上，所述栅极层叠于所述栅极绝缘层之上；所述源极为线状的源极，所述源极对应的第一个范霍夫奇点vhs对应的沟道势垒介于所述低功耗晶体管的阈值电压和开态电压对应的沟道势垒之间，且所述第一个范霍夫奇点vhs与所述源极的本征费米面esf之间的差值在预设范围之内。
3、本技术实施例中晶体管采用线状的源极，即，将源极的载流子限制在一维环境中。当源极的载流子(如：电子)被限制在一维环境时，利用态密度(density of states，dos)会展现出随着能量平方根成反比，并且不同的子带会出现多个范霍夫奇点(van hovesingularity，vhs)的特性，使得本技术实施例中的低功耗晶体管可以在栅极电压vg接近或超过阈值电压vth时载流子数目迅速上升，而且可以延缓超过阈值电压vth之后的电流饱和趋势，缩减驱动电压(overdrive)，进而降低晶体管功耗。以n型晶体管为例，现有技术中的晶体管，在栅电压vg超过阈值电压vth之后，晶体管的关系输运因子stp会迅速增大，其中，stp是保证沟道势垒和漏电流的关系输运因子，当漏电流每增加一个量级所需的势垒会降低，此时，栅极电压vg增长对于漏电流id的影响会越来越小，直至漏电流id饱和。但在本技术实施例中，由于其源极的载流子限制在一维环境中，因此，其dos在到达第一个vhs之前，stp会持续降低。所以，当所述源极对应的第一个范霍夫奇点vhs对应的沟道势垒介于所述低功耗晶体管的阈值电压和开态电压对应的沟道势垒之间，且所述第一个范霍夫奇点vhs与所述源极的本征费米面esf之间的差值在预设范围之内(其中，对于n型低功耗晶体管，第一个范霍夫奇点vhs高于源极的本征费米面esf，p型则反之)时，可以使得栅极电压vg超过阈值电压vth之后，沟道势垒依然在第一个vhs之上(此时，dos还未到达第一个vhs，所以stp还会持续降低，)从而就可以延缓漏电流id的饱和，进而达到节省驱动电压(overdrive)的目的，有效提升场效应晶体管的开关性能，降低驱动电压，从而降低晶体管能耗。
4、在一种可能实现的方式中，所述第一个范霍夫奇点vhs与所述本征费米面esf之间的差值在0.05v-0.15v之内。
5、在本技术实施例中，当第一个范霍夫奇点vhs与所述本征费米面esf之间的差值在0.05v-0.15v之间时，可以保证栅极电压vg超过阈值电压vth之后，延缓漏电流id的饱和，进而达到节省驱动电压(overdrive)的目的，有效提升场效应晶体管的开关性能，降低驱动电压，从而降低晶体管能耗。
6、在一种可能实现的方式中，所述源极为直径小于10纳米的线状的源极。
7、在本技术实施例中，将源极中的载流子限制在一维环境中，可以获得较为清晰的范霍夫奇点的分布。而且线状源极的直径越小，其对应的vhs能量分裂越明显，进而可以更好地利用一维材料中态密度随着能量平方根成反比的特性提升场效应晶体管的开关性能，从而降低驱动电压，降低晶体管能耗。其中，该直径10纳米以下的线状源极可以通过生长、转移或刻蚀等半导体工艺进行制备。
8、在一种可能实现的方式中，形成所述源极的材料为掺杂p型或n型的一维导电材料，所述一维导电材料包括金属性碳纳米管或半导体性碳纳米管，其中，形成所述源极的所述半导体性碳纳米管的能隙在0.6ev-2.0ev之间。
9、在本技术实施例中，可以利用掺杂的一维导电材料(例如：金属性或半导体性碳纳米管)形成源极，并精细调控控制掺杂类型和浓度，延缓超过阈值电压vth之后漏电流id的饱和趋势。其中金属性或半导体性碳纳米管相较于一般的源极材料拥有较为清晰的范霍夫奇点特征，可以使得在制备低功耗晶体管时，更容易调控掺杂后对应的第一个范霍夫奇点vhs处于栅压介于所述低功耗晶体管的阈值电压和开态电压对应的沟道势垒之间，达到延缓漏电流id的饱和，节省驱动电压(overdrive)的目的。其中，半导体性碳纳米管需要保证较大的能隙(如：0.6ev-2.0ev之间)，才能够更为精确地调控掺杂后对应的第一个范霍夫奇点vhs的位置。
10、在一种可能实现的方式中，形成所述源极的材料为掺杂p型或n型的一维导电材料，所述一维导电材料包括硅si、氧化锌zno、锗ge、砷化铟inas，磷化铟inp中的一种纳米线材料，且所述纳米线材料的表面光滑且钝化。
11、在本技术实施例中，掺杂的一维导电材料可以为表面光滑且钝化纳米线材料，该纳米材料拥有与碳纳米管相似的特性，即：较为清晰分明的范霍夫奇点特征，可以更好的达到延缓漏电流id的饱和，节省驱动电压(overdrive)的目的。
12、在一种可能实现的方式中，形成所述源极的材料为掺杂p型或n型的一维导电材料，所述一维导电材料为通过预设制备方法处理二维导电材料或三维导电材料后制备获得的。
13、在本技术实施例中，还可以通过现有常用的二维导电材料或三维导电材料制备线状的源极，降低制备成本。例如：通过预设制备方法(如：刻蚀)将掺杂p型或n型的二维导电材料(或三维导电材料)制备成至直径10纳米以下的线状作为源极，另外，其没有被刻蚀的部分可以作为沟道和漏极等。其中，二维导电材料或三维导电材料可以包括二硫化钼mos2、绝缘体上硅soi等等。而且，本技术实施例对漏极的类型和掺杂浓度并不作具体的限定，因此，本技术实施例与现有技术中降低亚阈值摆幅的相关方案完全兼容，相较于现有技术的单纯降低亚阈值摆幅的低功耗晶体管具有较高的降低驱动电压的压缩空间。
14、在一种可能实现的方式中，所述沟道为直径小于10纳米的线状的沟道。
15、在本技术实施例中，由于源极为10纳米以下的线状源极，因此，沟道可以选择易于和源端连通的半导体材料和形状，例如，可以链接金属性碳纳米管和半导体性碳纳米管，金属性碳纳米管端掺杂作为源极，半导体性碳纳米管作为沟道。另外，沟道也可以通过转移等半导体制备技术与源极一起制备生成。
16、在一种可能实现的方式中，所述漏极为直径小于10纳米的线状的漏极。
17、在本技术实施例中，由于源极和沟道均为10纳米以下的线状，为了确保晶体管的稳定性，漏极也可以为直径小于10纳米的线状，使得，其在制备完成后更好的电连接，而且制作过程中不容易出现破裂和褶皱而影响器件性能。
18、在一种可能实现的方式中，所述衬底的材质包括：绝缘体上硅soi、硅、锗、锗硅中的一种。
19、在本技术实施例中，衬底主要对低功耗晶体管起到电连接和支撑作用，因此，衬底的材质可以根据不同的应用场景以及工艺成本选择不同的材料，以使该低功耗晶体管适应于各种器件或电路中。
20、第二方面，本技术提供了一种芯片，包括电路及应用于所述电路的如上述第一方面所涉及的任一项所述的低功耗晶体管。
21、第三方面，本技术实施例提供一种半导体装置，所述半导体装置包括电路板和如上述第一方面所涉及的任一项所述的低功耗晶体管，所述低功耗晶体管与所述电路板电连接。
1.一种低功耗晶体管，其特征在于，包括衬底、层叠于所述衬底上的源极、沟道、栅极绝缘层、栅极、以及与所述源极间隔设置的漏极；
2.根据权利要求1所述的低功耗晶体管，其特征在于，所述第一个范霍夫奇点vhs与所述本征费米面esf之间的差值在0.05v-0.15v之内。
3.根据权利要求1或2所述的低功耗晶体管，其特征在于，所述源极为直径小于10纳米的线状的源极。
4.根据权利要求3所述的低功耗晶体管，其特征在于，形成所述源极的材料为掺杂p型或n型的一维导电材料，所述一维导电材料包括金属性碳纳米管或半导体性碳纳米管，其中，形成所述源极的所述半导体性碳纳米管的能隙在0.6ev-2.0ev之间。
5.根据权利要求3所述的低功耗晶体管，其特征在于，形成所述源极的材料为掺杂p型或n型的一维导电材料，所述一维导电材料包括硅si、氧化锌zno、锗ge、砷化铟inas，磷化铟inp中的一种纳米线材料，且所述纳米线材料的表面光滑且钝化。
6.根据权利要求3所述的低功耗晶体管，其特征在于，形成所述源极的材料为掺杂p型或n型的一维导电材料，所述一维导电材料为通过预设制备方法处理二维导电材料或三维导电材料后制备获得的。
7.根据权利要求3-6任意一项所述的低功耗晶体管，其特征在于，所述沟道为直径小于10纳米的线状的沟道。
8.根据权利要求7所述的低功耗晶体管，其特征在于，所述漏极为直径小于10纳米的线状的漏极。
9.根据权利要求3所述的低功耗晶体管，其特征在于，所述衬底的材质包括：绝缘体上硅soi、硅、锗、锗硅中的一种。
10.一种芯片，其特征在于，包括电路及应用于所述电路的如权利要求1-11任一项所述的低功耗晶体管。
