本公开的各种实施方式总体上涉及电子装置，并且更具体地，涉及包括半导体存储器装置的电子装置。
背景技术：
1、非易失性存储器装置是即使在电源中断时也保持所存储的数据的存储器装置。最近，随着其中存储器单元以单层形成在基板上的二维(2d)非易失性存储器装置正在达到其物理缩放极限(例如，集成度)，已经提出了包括垂直地层叠在基板上的存储器单元的三维(3d)非易失性存储器装置。
2、3d非易失性存储器装置可以包括交替地层叠在彼此的顶部上的层间绝缘层和栅极，以及穿过层间绝缘层和栅极的沟道层，其中存储器单元沿着沟道层层叠。为了提高这种3d非易失性存储器装置的操作可靠性，已经开发了各种结构和制造方法。
技术实现思路
1、本公开的实施方式可以提供一种半导体存储器装置。半导体存储器装置可以包括层叠体以及被配置为将全局字线联接到局部线的第一通过晶体管和第二通过晶体管，其中，多条导电线中的任一条是块选择线，并且第一通过晶体管和第二通过晶体管的栅极联接到块选择线。
2、本公开的实施方式可以提供一种半导体存储器装置。半导体存储器装置可以包括：层叠体，层叠体包括多条导电线，并且在层叠体的第一端和第二端包括阶梯结构；第一通过晶体管和第二通过晶体管，第一通过晶体管和第二通过晶体管被配置为将全局字线联接到局部线；多个第一字线接触件和第一块选择线接触件，多个第一字线接触件和第一块选择线接触件分别在第一端联接到多条导电线当中的、第一组的导电线，并且在垂直于基板的方向上延伸；以及多个第二字线接触件和第二块选择线接触件，多个第二字线接触件和第二块选择线接触件分别在第二端联接到多条导电线当中的、第二组的导电线，并且在垂直于基板的方向上延伸，其中，多条导电线中的任一条导电线是块选择线，并且第一通过晶体管和第二通过晶体管的栅极联接到块选择线。
3、本公开的实施方式可以提供一种半导体存储器装置。半导体存储器装置可以包括：存储块，存储块包括多个存储器串，存储器串中的每个存储器串包括漏极选择晶体管、多个存储器单元、虚设单元和源极选择晶体管；第一通过晶体管，第一通过晶体管设置在存储块的第一侧，并且被配置为将全局字线联接到与多个存储器单元的栅极联接的局部线；以及第二通过晶体管，第二通过晶体管设置在存储块的第二侧，并且被配置为将全局字线联接到局部字线，其中，第一通过晶体管和第二通过晶体管的栅极联接到一条块选择线。
1.一种半导体存储器装置，所述半导体存储器装置包括：
2.根据权利要求1所述的半导体存储器装置，所述半导体存储器装置还包括：
3.根据权利要求2所述的半导体存储器装置，其中，所述层叠体的两端对应于第一减薄区域和第二减薄区域，在所述第一减薄区域和所述第二减薄区域中所述多条导电线具有阶梯结构。
4.根据权利要求3所述的半导体存储器装置，其中，所述第一通过晶体管设置在所述第一减薄区域下方，并且所述第二通过晶体管设置在所述第二减薄区域下方。
5.根据权利要求3所述的半导体存储器装置，所述半导体存储器装置还包括：
6.根据权利要求5所述的半导体存储器装置，所述半导体存储器装置还包括：
7.根据权利要求6所述的半导体存储器装置，其中，所述多条导电线中的每条导电线联接到所述第一减薄区域中的所述多个第一字线接触件和所述第一块选择线接触件中的任一者，并且联接到所述第二减薄区域中的所述多个第二字线接触件和所述第二块选择线接触件中的任一者。
8.根据权利要求1所述的半导体存储器装置，其中，所述多条导电线分别是多条字线、多条选择线和所述块选择线。
9.根据权利要求8所述的半导体存储器装置，其中，所述块选择线被设置为与所述选择线中的任一条选择线相邻。
10.根据权利要求2所述的半导体存储器装置，其中，
11.一种半导体存储器装置，所述半导体存储器装置包括：
12.根据权利要求11所述的半导体存储器装置，其中，所述第一组包括所述多条导电线当中的奇数编号的导电线，并且所述第二组包括所述多条导电线当中的偶数编号的导电线。
13.根据权利要求11所述的半导体存储器装置，其中，所述第一组包括所述多条导电线当中的设置在上部的导电线，并且所述第二组包括设置在所述第一组下方的导电线。
14.根据权利要求11所述的半导体存储器装置，其中，
15.根据权利要求11所述的半导体存储器装置，其中，所述多条导电线分别是多条字线、多条选择线和所述块选择线。
16.根据权利要求15所述的半导体存储器装置，其中，所述块选择线被设置为与所述选择线中的任一条选择线相邻。
17.根据权利要求11所述的半导体存储器装置，所述半导体存储器装置还包括：
18.根据权利要求17所述的半导体存储器装置，其中，
19.一种半导体存储器装置，所述半导体存储器装置包括：
20.根据权利要求19所述的半导体存储器装置，其中，所述一条块选择线联接到所述虚设单元的栅极。
