本公开涉及半导体器件及其制造方法，更具体地，涉及一种包括场效应晶体管的半导体器件及其制造方法。
背景技术：
1、半导体器件包括具有金属氧化物半导体场效应晶体管(mosfet)的集成电路。随着半导体器件的尺寸和设计规则逐渐地减少，mosfet的尺寸也日益按比例缩小。mosfet的按比例缩小可能使半导体器件的工作特性劣化。因此，已经进行各种研究来开发制造具有小规模而没有劣化的工作特性的半导体器件的方法。
技术实现思路
1、一些实施例提供了一种具有提高的可靠性和改善的电气性质的半导体器件。
2、一些实施例提供了一种制造具有提高的可靠性和改善的电气性质的半导体器件的方法。
3、根据实施例的一个方面，一种半导体器件包括：衬底，所述衬底包括第一有源区和第二有源区，其中，所述第一有源区沿着第一方向布置，其中，所述第二有源区沿着所述第一方向布置，其中，所述第一有源区与所述第二有源区之间的边界在所述第一方向上延伸；器件隔离层，所述器件隔离层在所述衬底上位于所述第一有源区与所述第二有源区之间的沟槽中；第一沟道图案和第一源极/漏极图案，所述第一沟道图案和所述第一源极/漏极图案位于每一个所述第一有源区上；第二沟道图案和第二源极/漏极图案，所述第二沟道图案和所述第二源极/漏极图案位于每一个所述第二有源区上；第一栅电极，所述第一栅电极位于所述第一沟道图案上，其中，所述第一栅电极在所述第一方向上跨越所述第一有源区延伸；第二栅电极，所述第二栅电极位于所述第二沟道图案上，其中，所述第二栅电极在所述第一方向上跨越所述第二有源区延伸；以及多个有源接触，所述多个有源接触位于每一个所述第一有源区上的所述第一源极/漏极图案和每一个所述第二有源区上的所述第二源极/漏极图案上。所述器件隔离层包括位于所述第一有源区中的相邻的第一有源区之间的突起结构。所述突起结构与所述边界相邻。
4、根据实施例的一个方面，一种半导体器件包括：衬底，所述衬底包括第一有源区和第二有源区，其中，所述第一有源区和所述第二有源区沿着第一方向彼此相邻并且具有公共的导电类型；器件隔离层，所述器件隔离层位于所述第一有源区与所述第二有源区之间的沟槽中；第一源极/漏极图案，所述第一源极/漏极图案位于所述第一有源区上；第二源极/漏极图案，所述第二源极/漏极图案位于所述第二有源区上；衬垫层，所述衬垫层位于所述器件隔离层以及所述第一源极/漏极图案和所述第二源极/漏极图案上；层间电介质层，所述层间电介质层位于所述衬垫层上；第一有源接触，所述第一有源接触延伸到所述层间电介质层中并且耦接到所述第一源极/漏极图案；以及第二有源接触，所述第二有源接触延伸到所述层间电介质层中并且耦接到所述第二源极/漏极图案。所述器件隔离层包括在所述第一源极/漏极图案与所述第二源极/漏极图案之间垂直地延伸的突起结构。所述突起结构具有平坦的顶表面。
5、根据实施例的一个方面，一种半导体器件包括：衬底，所述衬底包括第一有源区和第二有源区，其中，所述第一有源区沿着第一方向彼此相邻，其中，所述第二有源区沿着所述第一方向彼此相邻；器件隔离层，所述器件隔离层位于所述第一有源区之间的第一沟槽和所述第二有源区之间的第二沟槽中；第一沟道图案和第一源极/漏极图案，所述第一沟道图案和所述第一源极/漏极图案位于每一个所述第一有源区上；第二沟道图案和第二源极/漏极图案，所述第二沟道图案和所述第二源极/漏极图案位于每一个所述第二有源区上，其中，所述第二源极/漏极图案的导电类型不同于所述第一源极/漏极图案的导电类型；第一栅电极，所述第一栅电极位于所述第一沟道图案上，其中，所述第一栅电极在所述第一方向上跨越所述第一有源区延伸；第一栅极电介质层，所述第一栅极电介质层位于所述第一栅电极与所述第一沟道图案之间；第二栅电极，所述第二栅电极位于所述第二沟道图案上，其中，所述第二栅电极在所述第一方向上跨越所述第二有源区延伸；第二栅极电介质层，所述第二栅极电介质层位于所述第二栅电极与所述第二沟道图案之间；第一有源接触，所述第一有源接触位于所述第一源极/漏极图案上；第二有源接触，所述第二有源接触位于所述第二源极/漏极图案上；第一栅极接触，所述第一栅极接触位于所述第一栅电极上；第二栅极接触，所述第二栅极接触位于所述第二栅电极上；以及第一金属层，所述第一金属层电连接到所述第一栅极接触、所述第二栅极接触、所述第一有源接触和所述第二有源接触。位于所述第一有源区中的相邻的第一有源区之间的所述器件隔离层包括突起结构。凹陷的顶表面形成在位于所述第二有源区中的相邻的第二有源区之间的所述器件隔离层中。
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，当俯视观察时，所述突起结构具有在与所述第一方向相交的第二方向上延伸的条形状。
3.根据权利要求1所述的半导体器件，其中，所述突起结构是所述器件隔离层的在垂直方向上延伸的区域，并且
4.根据权利要求1所述的半导体器件，其中，所述器件隔离层还包括位于所述突起结构与所述第一源极/漏极图案之间的凹陷区域。
5.根据权利要求1所述的半导体器件，其中，所述突起结构的顶表面处于第一高度，
6.根据权利要求1所述的半导体器件，其中，每一个所述第一有源区是n型金属氧化物半导体场效应晶体管区和p型金属氧化物半导体场效应晶体管区中的一者，并且
7.根据权利要求1所述的半导体器件，其中，凹陷的顶表面形成在位于彼此相邻的所述第二有源区之间的所述器件隔离层中，并且
8.根据权利要求1所述的半导体器件，所述半导体器件还包括：位于所述器件隔离层上的衬垫层、位于每一个所述第一有源区上的所述第一源极/漏极图案、以及位于每一个所述第二有源区上的所述第二源极/漏极图案，
9.根据权利要求1所述的半导体器件，其中，所述第一栅电极包括彼此相邻并且位于所述器件隔离层上的成对的第一栅电极，
10.根据权利要求1所述的半导体器件，其中，所述突起结构包括在所述第一方向上彼此间隔开的第一突起结构和第二突起结构，并且
11.一种半导体器件，所述半导体器件包括：
12.根据权利要求11所述的半导体器件，其中，当俯视观察时，所述突起结构具有在与所述第一方向相交的第二方向上延伸的条形状。
13.根据权利要求11所述的半导体器件，其中，所述器件隔离层包括：
14.根据权利要求11所述的半导体器件，其中，所述第一有源区和所述第二有源区中的每一者是n型金属氧化物半导体场效应晶体管区和p型金属氧化物半导体场效应晶体管区中的一者。
15.根据权利要求11所述的半导体器件，其中，所述第一源极/漏极图案和所述第二源极/漏极图案是n型外延图案。
16.一种半导体器件，所述半导体器件包括：
17.根据权利要求16所述的半导体器件，所述半导体器件还包括：位于所述器件隔离层上的衬垫层、位于每一个所述第一有源区上的所述第一源极/漏极图案、以及位于每一个所述第二有源区上的所述第二源极/漏极图案，
18.根据权利要求16所述的半导体器件，其中，所述突起结构的顶表面处于第一高度，
19.根据权利要求18所述的半导体器件，其中，位于所述第一栅电极下方的所述器件隔离层的顶表面处于第三高度，并且
20.根据权利要求16所述的半导体器件，其中，每一个所述第一有源区是n型金属氧化物半导体场效应晶体管区和p型金属氧化物半导体场效应晶体管区中的一者，并且
