本公开涉及半导体存储器装置。
背景技术：
1、在传统的二维或平面半导体元件的情况下，集成度主要由单位存储器单元所占据的面积确定，并且因此很大程度上受精细图案形成技术水平的影响。然而，由于图案的小型化需要极其昂贵的设备，因此二维半导体元件的集成度正在增加，但仍然受到限制。因此，已经提出了包括三维布置的存储器单元的三维半导体存储器元件。
技术实现思路
1、本公开的各方面提供了具有提高的可靠性的半导体存储器装置。
2、然而，本公开的各方面不限于上面阐述的内容。通过参照下面提供的对本公开的详细描述，本公开的以上和其它方面将对于本公开所属领域普通技术人员中的一个变得更加清楚。
3、根据本公开的各方面，提供了一种半导体存储器装置，该半导体存储器装置包括：衬底；衬底上的沟道区；第一源极/漏极区和第二源极/漏极区，该第一源极/漏极区和第二源极/漏极区电连接至沟道区；栅电极，其在第一方向上延伸，并且位于沟道区上；导电线，其在与第一方向相交的第二方向上延伸，并且电连接至第二源极/漏极区；以及电容器结构，其在衬底上电连接至第一源极/漏极区。电容器结构可包括：多个第一电极，该多个第一电极在垂直于衬底的上表面的第三方向上堆叠并且彼此间隔开；多个沟槽，该多个沟槽延伸至多个第一电极中；电容器电介质膜，其沿着多个沟槽中的每一个的侧壁延伸；以及多个第二电极，该多个第二电极分别在多个沟槽中。
4、根据本公开的各方面，提供了一种半导体存储器装置，该半导体存储器装置包括：包括第一区和第二区的衬底；多个晶体管，该多个晶体管在衬底的第一区上，多个晶体管中的晶体管可各自包括栅电极、沟道区和源极/漏极区；以及电容器结构，其电连接至多个晶体管中的晶体管中的每一个的源极/漏极区。电容器结构可包括：多个第一电极，该多个第一电极在第一方向上延伸，在垂直于衬底的上表面的第三方向上堆叠并且彼此间隔开，并且在衬底的第二区上具有台阶轮廓；多个第二电极，该多个第二电极在衬底的第一区上在与第一方向相交的第二方向上延伸，延伸至多个第一电极中，并且分别电连接至多个晶体管中的晶体管中的每一个的源极/漏极区；以及电容器电介质膜，其在多个第一电极中的对应的第一电极与多个第二电极中的对应的第二电极之间。
5、根据本公开的各方面，提供了一种半导体存储器装置，该半导体存储器装置包括：外围电路结构，其包括外围电路元件；以及单元结构，其包括多个存储器单元并且在第一方向上与外围电路结构重叠。外围电路元件可被配置为控制多个存储器单元中的至少一个的操作。多个存储器单元中的每一个可包括晶体管和电连接至晶体管的至少两个电容器。至少两个电容器中的每一个可包括：第一电极，其在与第一方向相交的第二方向上延伸；第二电极，其延伸至第一电极中并且电连接至晶体管的源极/漏极区；以及包括铁电材料的电容器电介质膜，其在第一电极和第二电极之间。
1.一种半导体存储器装置，包括：
2.根据权利要求1所述的半导体存储器装置，其中，所述电容器电介质膜包括钙钛矿材料或萤石材料。
3.根据权利要求1所述的半导体存储器装置，其中，所述电容器电介质膜包括氧化锆、氧化铪锆、氧化铅或氧化钠铌。
4.根据权利要求1所述的半导体存储器装置，其中，所述沟道区包括多晶硅或铟镓锌氧化物。
5.根据权利要求1所述的半导体存储器装置，其中，所述栅电极在所述衬底中。
6.根据权利要求1所述的半导体存储器装置，其中，所述沟道区在所述第三方向上从所述衬底突出，并且
7.根据权利要求1所述的半导体存储器装置，其中，所述第一源极/漏极区电连接至所述多个第二电极中的一个。
8.根据权利要求1所述的半导体存储器装置，其中，所述多个第一电极中的每一个包括与所述电容器电介质膜间隔开的第一子膜和与所述电容器电介质膜接触的第二子膜。
9.根据权利要求1所述的半导体存储器装置，其中，在平面图中，所述多个沟槽中的每一个具有圆形、椭圆形或矩形。
10.根据权利要求1所述的半导体存储器装置，其中，所述多个第一电极各自在所述第一方向上延伸。
11.一种半导体存储器装置，包括：
12.根据权利要求11所述的半导体存储器装置，其中，所述栅电极在所述第一方向上延伸。
13.根据权利要求11所述的半导体存储器装置，其中，所述多个晶体管中的至少一个包括埋置晶体管、平面晶体管、鳍式晶体管或竖直沟道晶体管。
14.根据权利要求11所述的半导体存储器装置，其中，所述沟道区包括多晶硅或铟镓锌氧化物。
15.根据权利要求11所述的半导体存储器装置，其中，所述电容器电介质膜包括钙钛矿材料或萤石材料。
16.根据权利要求11所述的半导体存储器装置，其中，在平面图中，所述多个第二电极中的每一个具有椭圆形，并且
17.根据权利要求11所述的半导体存储器装置，还包括：
18.一种半导体存储器装置，包括：
19.根据权利要求18所述的半导体存储器装置，其中，所述晶体管包括埋置晶体管、平面晶体管、鳍式晶体管或者竖直沟道晶体管。
20.根据权利要求18所述的半导体存储器装置，其中，所述晶体管的沟道区包括多晶硅或铟镓锌氧化物。
