本申请涉及存储器，尤其涉及一种差分阵列结构及寻址方法。
背景技术：
1、在存储器技术的发展历程中，为了满足日益增长的数据存储需求，存储器阵列的设计与制造面临着可靠性与成本、工艺难度之间的平衡挑战。
2、相关技术中通常采用传统阵列结构优化的方案，此类方案侧重于通过精进器件制造工艺，提高单个存储单元的性能和稳定性，以此来提升存储器阵列的整体可靠性。然而，这种方法对工艺提出了更高要求，不仅增加了工艺难度，还伴随着成本的显著提升，特别是在追求极致可靠性时，设计与制造的复杂度急剧上升，限制了其在大规模生产和广泛应用中的可行性。
3、相关技术中还提出了使用相邻的或同阵列的两个器件作为差分结构的方案，通过对比同阵列中相邻或选定的两个存储单元(cell)的状态差异来提高读取的准确性和稳定性。虽然这种方法理论上能够增强存储器阵列的抗干扰能力和数据保持能力，但在实际应用中，由于制造工艺的随机性，存在选中的两个cell性能均不佳的可能性，这不仅影响了存储器阵列的良率，还可能因两个cell的性能差异过大而导致读取误差，从而降低了整体的可靠性。
技术实现思路
1、本公开提供一种差分阵列结构及寻址方法，以至少解决相关技术中传统阵列结构优化的方案增加了工艺难度还伴随着成本的显著提升，以及，使用相邻的或同阵列的两个器件作为差分结构的方案由于制造工艺的随机性，存在选中的两个cell性能均不佳的可能性的问题。
2、本申请第一方面实施例提出了一种差分阵列结构，包括第一存储器阵列、第二存储器阵列和读出放大器，其中：第一存储器阵列上包含多个第一存储单元，第二存储器阵列上包含多个第二存储单元，第一存储器阵列和第二存储器阵列互相为对称结构；第一存储器阵列和第二存储器阵列构成多个差分单元组，每个差分单元组包括1个第一存储单元和1个第二存储单元；差分单元组通过读出放大器进行输出，每个差分单元组的最终输出为一个比特。
3、根据本申请的一个实施例，第一存储单元和第二存储单元均包含一个选择晶体管和一个阻变存储器件。
4、根据本申请的一个实施例，同一差分单元组内的第一存储单元和第二存储单元位于同一列。
5、根据本申请的一个实施例，同一差分单元组内的第一存储单元和第二存储单元各自包含的阻变存储器件具有不同的电阻态。
6、根据本申请的一个实施例，针对任一差分单元组，若差分单元组内的第一存储单元包含的阻变存储器件为高阻态且第二存储单元包含的阻变存储器件为低阻态，则差分单元组存储的数据为1；针对任一差分单元组，若差分单元组内的第一存储单元包含的阻变存储器件为低阻态且第二存储单元包含的阻变存储器件为高阻态，则差分单元组存储的数据为0。
7、根据本申请的一个实施例，针对任一差分单元组，若差分单元组内的第一存储单元包含的阻变存储器件为高阻态且第二存储单元包含的阻变存储器件为低阻态，则差分单元组存储的数据为0；针对任一差分单元组，若差分单元组内的第一存储单元包含的阻变存储器件为低阻态且第二存储单元包含的阻变存储器件为高阻态，则差分单元组存储的数据为1。
8、根据本申请的一个实施例，差分阵列结构的布局如下：
9、第一存储阵列的字线地址从下往上依次编号为0～2n-1，第一存储阵列的字线地址划分为两组，第一组字线地址编号为0～n-1，第二组字线地址编号为n～2n-1；
10、第二存储阵列的字线地址从上往下依次编号为0～2n-1，第二存储阵列的字线地址划分为两组，第一组字线地址编号为0～n-1，第二组字线地址编号为n～2n-1；
11、其中，在相同位线下，第一存储阵列中的第一组字线地址编号为0～n-1的共n个第一存储单元与第二存储阵列中的第二组字线地址编号n～2n-1的共n个第二存储单元按顺序依次一一配对，组成位线上的n个差分单元组；
12、其中，在相同位线下，第一存储阵列中的第二组字线地址编号n～2n-1的共n个第一存储单元与第二存储阵列中的第一组字线地址编号0～n-1的共n个第二存储单元按顺序依次一一配对，组成位线上另外的n个差分单元组。
13、本申请第二方面实施例提出了一种差分阵列结构的寻址方法，包括：确定目标存储单元以及目标存储单元所在的字线地址和位线地址，其中，目标存储单元位于如第一方面实施例所介绍的差分阵列结构中；若目标存储单元位于差分阵列结构中的第一存储阵列，则基于字线地址和位线地址从差分阵列结构中的第二存储器阵列中确定与目标存储单元处于同一差分单元组的第二存储单元；若目标存储单元位于差分阵列结构中的第二存储阵列，则基于字线地址和位线地址从差分阵列结构中的第一存储器阵列中确定与目标存储单元处于同一差分单元组的第一存储单元。
14、本申请第三方面实施例提出了一种芯片，包括如第一方面实施例所介绍的差分阵列结构。
15、本公开的实施例提供的技术方案至少带来以下有益效果：本申请提出的差分阵列结构，通过使用差分结构作为单比特存储单元，通过差分的结构提高存储信息的可靠性，可以充分利用器件的随机性，防止工艺过程中的误差导致差分结构可靠性的降低。具体的是通过差分结构实现了将高阻态和低阻态的差值作为存储信息，实现了存储0或1的电阻状态，比非差分结构组电阻值大了一倍，更大的存储单元读出窗口和存储窗口可以提高存储器的读出稳定性和数据保持耐久性，同时可以显著提高存储单元的良率，在相同芯片良率的情况下，显著降低对存储器件的可靠性要求。
16、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
1.一种差分阵列结构，其特征在于，包括第一存储器阵列、第二存储器阵列和读出放大器，其中：
2.根据权利要求1所述的差分阵列结构，其特征在于，所述第一存储单元和所述第二存储单元均包含一个选择晶体管和一个阻变存储器件。
3.根据权利要求2所述的差分阵列结构，其特征在于，同一所述差分单元组内的第一存储单元和第二存储单元位于同一列。
4.根据权利要求3所述的差分阵列结构，其特征在于，同一所述差分单元组内的第一存储单元和第二存储单元各自包含的阻变存储器件具有不同的电阻态。
5.根据权利要求4所述的差分阵列结构，其特征在于，其中：
6.根据权利要求4所述的差分阵列结构，其特征在于，其中：
7.根据权利要求5或6所述的差分阵列结构，其特征在于，所述差分阵列结构的布局如下：
8.一种差分阵列结构的寻址方法，其特征在于，包括：
9.一种芯片，其特征在于，包括如权利要求1-7中任一项所述的差分阵列结构。
