本申请涉及电路保护，尤其涉及一种静电放电保护装置。
背景技术：
1、随着科技的发展，集成电路的面积越来越小，功能越来越强，处理速度越来越快，从而使得集成电路对静电放电(electrostatic discharge，esd)更为敏感。为避免静电放电会对集成电路施加过度电性应力(electrical overstress，eos)，通常使用静电放电保护装置来保护集成电路。
2、然而，现有技术中的静电放电保护装置通常选用mos管作为esd保护元件，而存在因寄生电容值较大，不适用于集成电路的高速输入/输出(i/o)端口的问题，以及存在因逆向电压值较大，导致esd保护元件烧毁的问题。
3、因此，如何提供一种适用于集成电路的静电放电保护装置，是目前本领域技术人员需要解决的问题。
技术实现思路
1、本申请实施例提供一种静电放电保护装置，其能够解决现有静电放电保护装置通常选用mos管作为esd保护元件，而存在因寄生电容值较大，不适用于集成电路的高速i/o端口的问题，以及存在因逆向电压值较大，导致esd保护元件烧毁的问题。
2、为了解决上述技术问题，本申请是这样实现的：
3、本申请提供了一种静电放电保护装置，适用于集成电路，集成电路包括输入/输出垫与第一电源供应电压端。静电放电保护装置包括：第一型半导体衬底、第一二极管、第二二极管、第一隔离结构以及第二隔离结构。第一型半导体衬底的上表面包括第一区域、第二区域和第三区域，第三区域位于第一区域和第二区域之间。第一二极管形成于第一区域之上，第一二极管包括第一第一型阱和第一第二型阱，第一第二型阱形成在第一第一型阱的部分上方，第一第二型阱连接输入/输出垫。第二二极管形成于第二区域之上，第二二极管包括第二第一型阱和第二第二型阱，第二第二型阱形成在第二第一型阱的部分上方，第二第一型阱接触第二区域且连接第一电源供应电压端。第一隔离结构形成于第三区域之上，以隔离第一二极管和第二二极管，第一第一型阱通过在第一隔离结构上方的金属导线电性连接第二第二型阱。第二隔离结构形成于第一型半导体衬底的上表面，且位于第一第一型阱的下方，以隔离第一第一型阱和第一区域。
4、在本申请实施例的静电放电保护装置中，借由第一二极管通过在第一隔离结构上方的金属导线电性连接第二二极管(即第一二极管与第二二极管串联)，使得静电放电保护装置具有较低的寄生电容值，适用于集成电路的高速i/o端口。另外，借由第一二极管通过第一第二型阱连接集成电路的输入/输出垫，且第二二极管通过第二第一型阱连接集成电路的第一电源供应电压端，使得静电放电保护装置的逆向崩溃电压变大，提高静电放电保护能力。此外，借由第二隔离结构的设置，隔离第一第一型阱和第一区域(即隔离第一第一型阱和第一型半导体衬底)，避免第一二极管与第二二极管通过第一型半导体衬底导通，同时也改善组件充电模式(charged-device model，cdm)不良的问题。
1.一种静电放电保护装置，其特征在于，适用于集成电路，所述集成电路包括输入/输出垫与第一电源供应电压端，所述静电放电保护装置包括：第一型半导体衬底，所述第一型半导体衬底的上表面包括第一区域、第二区域和第三区域，所述第三区域位于所述第一区域和所述第二区域之间；
2.如权利要求1所述的静电放电保护装置，其特征在于，所述第二隔离结构为第二型深阱。
3.如权利要求1所述的静电放电保护装置，其特征在于，所述第二隔离结构未延伸至所述第二第一型阱和所述第二区域之间。
4.如权利要求1所述的静电放电保护装置，其特征在于，所述集成电路通过所述输入/输出垫施加于所述第一二极管的所述第一第二型阱的第一电压大于所述集成电路通过所述第一电源供应电压端施加于所述第二二极管的所述第二第一型阱的第二电压。
5.如权利要求1所述的静电放电保护装置，其特征在于，所述第一第一型阱包括第一第一型重掺杂注入区，所述第一第一型重掺杂注入区和所述第二第二型阱通过在所述金属导线电性连接。
6.如权利要求5所述的静电放电保护装置，其特征在于，所述第一第一型重掺杂注入区与所述第一第二型阱之间设置有浅沟槽隔离结构。
7.如权利要求1所述的静电放电保护装置，其特征在于，所述第一隔离结构包括第二型阱和所述第二型阱上形成的第二型重掺杂注入区，所述第一第一型阱与所述第二第一型阱之间为紧邻的所述第二型阱，所述第二型重掺杂注入区的两侧分别通过浅沟槽隔离结构与所述第一第一型阱和所述第二第一型阱隔离，所述第二型阱与所述第二第一型阱构成寄生二极管；所述集成电路还包括第二电源供应电压端，所述第二型重掺杂注入区连接所述第二电源供应电压端。
8.如权利要求7所述的静电放电保护装置，其特征在于，所述集成电路通过所述第二电源供应电压端施加于所述第一隔离结构的所述第二型重掺杂注入区的第三电压大于所述集成电路通过所述输入/输出垫施加于所述第一二极管的所述第一第二型阱的第一电压。
9.如权利要求1所述的静电放电保护装置，其特征在于，所述第一隔离结构为沟槽隔离结构。
10.如权利要求1所述的静电放电保护装置，其特征在于，所述第一型为p型半导体，所述第二型为n型半导体。
11.如权利要求1所述的静电放电保护装置，其特征在于，所述第一型为n型半导体，所述第二型为p型半导体。
12.如权利要求1所述的静电放电保护装置，其特征在于，所述第二第一型阱包括第二第一型重掺杂注入区，所述第二第一型重掺杂注入区与所述第二第二型阱之间设置有浅沟槽隔离结构，所述集成电路通过所述第一电源供应电压端将第二电压施加于所述第二二极管的所述第二第一型重掺杂注入区。
