本公开涉及一种半导体封装结构及其制造方法。
背景技术：
1、封装可包含安装在载体上的裸片，并且另一裸片或系统可堆叠在所述裸片上方。为了将上部裸片连接到下部裸片，可另外形成电镀铜支柱、大焊球或铜引脚，这不是低本高效的。
技术实现思路
1、在一些实施例中，半导体封装结构包含载体及组件。所述载体包含第一部分及与所述第一部分分离的第二部分。所述组件安置在所述第一部分下方并且电连接到所述第二部分。所述第一部分经配置以电连接到安置在所述第一部分上方的装置。
2、在一些实施例中，半导体封装结构包含载体及组件。所述组件安置在所述载体下方，并且包含在所述组件的主动表面处的多个衬垫。所述载体包含安置在所述组件的背侧表面上方的迹线部分。所述迹线部分与所述组件的所述背侧表面电绝缘并且电连接到所述组件的所述衬垫。
3、在一些实施例中，半导体封装结构包含载体及组件。所述组件由所述载体包围。所述载体包含邻近于裸片的互连元件。所述互连元件具有第一锥形部分及连接到所述第一锥形部分的第二锥形部分。所述第一锥形部分及所述第二锥形部分在相反方向上。
1.一种半导体封装结构，其包括：
2.根据权利要求1所述的半导体封装结构，其中所述第一部分包括在平行于所述组件的背侧表面的方向上延伸的迹线部分。
3.根据权利要求2所述的半导体封装结构，其进一步包括安置在所述迹线部分与所述组件的所述背侧表面之间的绝缘层。
4.根据权利要求3所述的半导体封装结构，其中所述第一部分的所述迹线部分包括彼此分离的多个区段，并且其中所述第一部分的所述迹线部分的区段中的至少一个从所述绝缘层暴露。
5.根据权利要求1所述的半导体封装结构，其中所述载体包括安置在所述第一部分与所述第二部分之间的第三部分，并且所述半导体封装结构进一步包括安置在所述第三部分及所述第二部分下方的无源组件，并且其中所述无源组件电连接到所述第三部分及所述第二部分。
6.根据权利要求1所述的半导体封装结构，其中所述第二部分电连接到所述装置。
7.根据权利要求1所述的半导体封装结构，其进一步包括安置在所述组件下方的布线结构，其中所述组件通过所述第一部分及所述布线结构电连接到所述装置。
8.一种半导体封装结构，其包括：
9.根据权利要求8所述的半导体封装结构，其进一步包括安置在所述组件的所述主动表面上方并且电连接到所述组件的所述衬垫及所述载体的所述迹线部分的重新分布结构。
10.根据权利要求9所述的半导体封装结构，其中所述载体包括邻近于所述组件并且在垂直于所述组件的所述背侧表面的方向上在所述迹线部分与所述重新分布结构之间延伸的导电支柱，并且其中所述导电支柱通过所述重新分布结构电连接到所述组件。
11.根据权利要求8所述的半导体封装结构，其中所述迹线部分包括在远离所述组件的方向上延伸的多个区段，其中所述迹线部分的所述区段在第一截面中分离并且在第二截面中连接。
12.根据权利要求8所述的半导体封装结构，其中所述载体包括在垂直于其所述背侧表面的方向上不与所述组件重叠的天线图案。
13.根据权利要求12所述的半导体封装结构，其中所述载体包括导电支柱，所述导电支柱安置在所述迹线部分与所述天线图案之间并且经配置以充当屏蔽结构。
14.根据权利要求9所述的半导体封装结构，其中所述组件通过所述重新分布结构电连接到安置在所述载体上方的晶片级芯片。
15.一种半导体封装结构，其包括：
16.根据权利要求15所述的半导体封装结构，其中所述互连元件具有小于底部宽度的中心宽度。
17.根据权利要求15所述的半导体封装结构，其中所述互连元件具有凹入侧面。
18.根据权利要求15所述的半导体封装结构，其中所述载体包括连接到所述互连元件的底座部分，及迹线部分，其中所述底座部分安置在所述迹线部分周围。
19.根据权利要求18所述的半导体封装结构，其中所述底座部分的侧面及所述迹线部分的侧面具有基本上相同的粗糙度。
20.根据权利要求15所述的半导体封装结构，其进一步包括嵌入所述互连元件及所述组件的电介质层。
