本公开涉及一种半导体装置，并且更具体地，涉及一种包括源极/漏极图案的半导体装置。
背景技术：
1、半导体装置可以包括包含金属氧化物半导体场效应晶体管(mosfet)的集成电路。随着半导体装置的尺寸和设计规则已经减小，mosfet已经按比例缩小。mosfet中的装置特征的尺寸的减小会导致装置性能的降低。因此，已经开展了研究以克服由于高集成密度而导致引入半导体装置的操作特性降低，以及提高这种半导体装置的性能。
技术实现思路
1、本发明构思的实施例可以提供具有改善的电特性和可靠性的半导体装置。
2、在一方面，一种半导体装置可以包括：第一源极/漏极图案和第二源极/漏极图案，第一源极/漏极图案和第二源极/漏极图案与衬底的有源图案重叠；分离绝缘层，其在第一源极/漏极图案和第二源极/
3、漏极图案之间；以及第一栅电极和第二栅电极，第一栅电极和第二栅电极通过分离绝缘层插置在其间而彼此间隔开。分离绝缘层的顶表面的水平高度可以高于第一栅电极的顶表面的水平高度和第二栅电极的顶表面的水平高度。
4、在一方面，一种半导体装置可以包括：衬底，其包括彼此相邻的第一有源图案和第二有源图案；第一源极/漏极图案，其与第一有源图案重叠；第二源极/漏极图案，其与第二有源图案重叠；第一栅电极，其在第一源极/漏极图案之间；第二栅电极，其在第二源极/漏极图案之间；第一分离绝缘层，其邻接第一源极/漏极图案；第二分离绝缘层，其邻接第二源极/漏极图案；以及栅极分离图案，其与第一栅电极和第二栅电极直接接触。栅极分离图案可以将第一栅电极和第二栅电极彼此分离。
5、在一方面，半导体装置可以包括：衬底，其包括有源图案；第一源极/漏极图案，其与有源图案重叠；第二源极/漏极图案，其与有源图案重叠；第一沟道图案，其在第一源极/漏极图案之间；第二沟道图案，其在第二源极/漏极图案之间；第一栅电极，其在第一源极/漏极图案之间；第二栅电极，其在第二源极/漏极图案之间；以及分离绝缘层，其在第一源极/漏极图案和第二源极/漏极图案之间。第一沟道图案和第二沟道图案中的每一个可以包括在竖直方向上彼此重叠的半导体图案。
1.一种半导体装置，包括：
2.根据权利要求1所述的半导体装置，还包括：
3.根据权利要求2所述的半导体装置，还包括：
4.根据权利要求1所述的半导体装置，还包括：
5.根据权利要求4所述的半导体装置，其中，所述下绝缘图案的厚度朝向所述分离绝缘层变得更小。
6.根据权利要求4所述的半导体装置，其中，所述下绝缘图案的顶表面是弯曲的。
7.根据权利要求4所述的半导体装置，还包括：
8.根据权利要求7所述的半导体装置，其中，所述覆盖绝缘层的所述第一部分的厚度朝向所述分离绝缘层变得更大。
9.根据权利要求1所述的半导体装置，其中，所述分离绝缘层的底表面设置在所述有源图案中。
10.根据权利要求1所述的半导体装置，还包括：
11.一种半导体装置，包括：
12.根据权利要求11所述的半导体装置，其中，所述栅极分离图案设置在所述第一分离绝缘层和所述第二分离绝缘层之间。
13.根据权利要求11所述的半导体装置，其中，所述栅极分离图案的顶表面的水平高度高于所述第一栅电极的顶表面的水平高度和所述第二栅电极的顶表面的水平高度。
14.根据权利要求11所述的半导体装置，其中，所述第一分离绝缘层的顶表面的水平高度和所述第二分离绝缘层的顶表面的水平高度高于所述第一栅电极的顶表面的水平高度和所述第二栅电极的顶表面的水平高度。
15.根据权利要求11所述的半导体装置，还包括：
16.根据权利要求11所述的半导体装置，还包括：
17.根据权利要求16所述的半导体装置，其中，所述第一插入部分包括与所述第二插入部分的导电材料不同的导电材料，并且
18.根据权利要求11所述的半导体装置，其中，所述第一源极/漏极图案通过所述第一栅电极插置在所述第一源极/漏极图案之间而在第一方向上彼此间隔开，
19.一种半导体装置，包括：
20.根据权利要求19所述的半导体装置，其中，所述第一栅电极和所述第二栅电极通过所述分离绝缘层插置在所述第一栅电极和所述第二栅电极之间而彼此间隔开，并且
