本公开涉及一种半导体存储器件及其制造方法，更具体地，涉及一种包括彼此交叉的多条布线和掩埋接触的半导体存储器件。
背景技术：
1、随着半导体器件的集成度越来越高，单个电路图案的尺寸在不断缩小，以便在相同的区域中实现更多的半导体器件。即，随着半导体器件集成度的增加，半导体器件的组件的设计参数减小。
2、在高度缩放的半导体器件中，形成多条布线和在布线之间插入多个掩埋接触的工艺变得越来越复杂和困难。
技术实现思路
1、本公开的各方面提供了一种具有改进的可靠性和性能的半导体存储器件。
2、然而，本公开的各方面不限于本文所述的内容。通过参考以下给出的本公开的详细描述，本公开的上述和其他方面对于本公开所属领域的普通技术人员将变得更加明显。
3、根据本公开的一个方面，一种半导体存储器件包括：基板，所述基板包括元件隔离层；位线，所述位线在所述基板上沿第一方向延伸；单元缓冲绝缘层，所述单元缓冲绝缘层在所述位线与所述基板之间，并且包括上单元缓冲绝缘层和下单元缓冲绝缘层；下存储接触，所述下存储接触位于所述位线的多侧并且包括半导体外延图案；存储焊盘，所述存储焊盘位于所述下存储接触上并且连接到所述下存储接触；以及信息存储部件，所述信息存储部件位于所述存储焊盘上并且连接到所述存储焊盘。其中，所述上单元缓冲绝缘层在所述下单元缓冲绝缘层与所述位线之间，并且所述下单元缓冲绝缘层和所述上单元缓冲绝缘层中的每一者包括彼此相反的上表面和下表面。其中，从所述下存储接触的上表面到所述存储焊盘的上表面的高度小于或等于从所述下单元缓冲绝缘层的上表面到所述存储焊盘的上表面的高度。
4、根据本公开的另一方面，一种半导体存储器件包括：基板，所述基板包括元件隔离层；单元栅结构，所述单元栅结构在所述基板和所述元件隔离层内并且包括字线和单元栅覆盖图案；栅栏图案，所述栅栏图案位于所述单元栅结构上；下存储接触，所述下存储接触位于所述单元栅结构的多侧并且包括半导体外延图案；存储焊盘，所述存储焊盘位于所述下存储接触上并且连接到所述下存储接触；以及信息存储部件，所述信息存储部件位于所述存储焊盘上并且连接到所述存储焊盘。其中，所述单元栅覆盖图案包括彼此相反的上表面和下表面，从所述下存储接触的下表面到所述存储焊盘的上表面的高度大于从所述单元栅覆盖图案的上表面到所述存储焊盘的上表面的高度，并且从所述基板的上表面到所述存储焊盘的上表面的高度大于从所述单元栅覆盖图案的上表面到所述存储焊盘的上表面的高度。
5、根据本公开的又一方面，一种半导体存储器件包括：基板，所述基板包括由元件隔离层限定并且在第一方向上延伸的有源区，其中，所述有源区包括位于所述有源区中间的第一部分和位于所述有源区的端部的第二部分；单元栅结构，所述单元栅结构位于所述基板和所述元件隔离层内，其中，所述单元栅结构在第二方向上延伸并且在所述有源区的所述第一部分与所述有源区的所述第二部分之间；位线，所述位线位于所述基板和所述元件隔离层上，其中，所述位线在第三方向上延伸并且连接到所述有源区的所述第一部分；单元缓冲绝缘层，所述单元缓冲绝缘层在所述位线与所述基板之间，并且包括上单元缓冲绝缘层和下单元缓冲绝缘层；下存储接触，所述下存储接触位于所述位线的多侧，其中，所述下存储接触连接到所述有源区的所述第二部分，并且其中，所述下存储接触包括半导体外延图案；存储焊盘，所述存储焊盘位于所述下存储接触上并且连接到所述下存储接触；接触硅化物层，所述接触硅化物层在所述下存储接触与所述存储焊盘之间；以及电容器，所述电容器位于所述存储焊盘上并且连接到所述存储焊盘。其中，所述上单元缓冲绝缘层在所述下单元缓冲绝缘层与所述位线之间，所述单元栅结构包括字线和位于所述字线上的单元栅覆盖图案，并且所述单元栅覆盖图案和所述下单元缓冲绝缘层中的每一者包括上表面。其中，从所述基板的上表面到所述存储焊盘的上表面的高度大于从所述单元栅覆盖图案的上表面到所述存储焊盘的上表面的高度。其中，从所述基板的上表面到所述存储焊盘的上表面的高度大于从所述下存储接触的上表面到所述存储焊盘的上表面的高度。
1.一种半导体存储器件，所述半导体存储器件包括：
2.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括在所述下存储接触与所述存储焊盘之间的上存储接触，其中，所述上存储接触包括半导体材料。
3.根据权利要求2所述的半导体存储器件，其中，所述半导体材料是多晶半导体材料。
4.根据权利要求2所述的半导体存储器件，其中，所述下存储接触还包括在与所述上存储接触的边界处的杂质堆积区，所述杂质堆积区包括杂质。
5.根据权利要求4所述的半导体存储器件，其中，所述杂质包括碳和氮中的至少一种。
6.根据权利要求1所述的半导体存储器件，所述半导体存储器件还包括在所述下存储接触与所述存储焊盘之间的接触硅化物层，其中，所述接触硅化物层连接到所述下存储接触和所述存储焊盘。
7.根据权利要求1所述的半导体存储器件，其中，从所述下存储接触的上表面到所述存储焊盘的上表面的高度小于或等于从所述上单元缓冲绝缘层的上表面到所述存储焊盘的上表面的高度。
8.一种半导体存储器件，所述半导体存储器件包括：
9.根据权利要求8所述的半导体存储器件，其中，从所述下存储接触的上表面到所述存储焊盘的上表面的高度小于或等于从所述单元栅覆盖图案的上表面到所述存储焊盘的上表面的高度。
10.根据权利要求8所述的半导体存储器件，其中，所述单元栅覆盖图案包括连接所述单元栅覆盖图案的上表面和所述单元栅覆盖图案的下表面的侧壁，并且其中，所述单元栅结构包括在所述单元栅覆盖图案的每个所述侧壁的一部分上延伸的单元栅绝缘层。
11.根据权利要求8所述的半导体存储器件，所述半导体存储器件还包括在所述下存储接触与所述存储焊盘之间的上存储接触，其中，所述上存储接触包括多晶半导体材料。
12.根据权利要求8所述的半导体存储器件，所述半导体存储器件还包括在所述栅栏图案与所述单元栅覆盖图案之间的位线间隔物。
13.根据权利要求8所述的半导体存储器件，所述半导体存储器件还包括在所述下存储接触与所述存储焊盘之间的接触硅化物层，其中，所述接触硅化物层连接到所述下存储接触和所述存储焊盘。
14.一种半导体存储器件，所述半导体存储器件包括：
15.根据权利要求14所述的半导体存储器件，其中，从所述下存储接触的上表面到所述存储焊盘的上表面的高度小于或等于从所述下单元缓冲绝缘层的上表面到所述存储焊盘的上表面的高度。
16.根据权利要求14所述的半导体存储器件，其中，从所述下存储接触的下表面到所述存储焊盘的上表面的高度大于从所述单元栅覆盖图案的上表面到所述存储焊盘的上表面的高度。
17.根据权利要求14所述的半导体存储器件，所述半导体存储器件还包括在所述下存储接触与所述存储焊盘之间的上存储接触，其中，所述上存储接触包括多晶半导体材料。
18.根据权利要求14所述的半导体存储器件，其中，所述接触硅化物层连接到所述下存储接触和所述存储焊盘。
19.根据权利要求14所述的半导体存储器件，所述半导体存储器件还包括位于所述单元栅结构上的栅栏图案，所述栅栏图案连接到所述单元栅覆盖图案的上表面，其中，所述栅栏图案连接到所述下存储接触。
20.根据权利要求14所述的半导体存储器件，其中，所述单元栅覆盖图案包括与所述单元栅覆盖图案的上表面相反的下表面以及连接所述单元栅覆盖图案的上表面和所述单元栅覆盖图案的下表面的侧壁，其中，所述单元栅结构包括单元栅绝缘层，并且其中，所述单元栅绝缘层在所述单元栅覆盖图案的每个所述侧壁的一部分上延伸。
