制作和使用增强载体以减少静电放电的方法和半导体设备与流程

    技术2026-02-02  5


    本发明一般涉及半导体设备,并且更特别地涉及制作和使用增强载体以减少静电放电的方法和半导体设备。


    背景技术:

    1、半导体器件通常存在于现代电气产品中。半导体器件执行广泛范围的功能,诸如信号处理、高速计算、发射和接收电磁信号、控制电气器件、光电以及为电视显示器创建视觉图像。半导体器件存在于通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件也存在于军事应用、航空、汽车、工业控制器以及办公设备中。

    2、半导体器件经常遭受由来自静电放电(esd)的电击引起的损坏。esd可能发生在制造半导体产品的任何阶段,并且可能容易地引入制造缺陷。在制造处理期间采取了许多预防措施以减轻来自esd的损坏,但是仍然有一定百分比的单元被损坏。因此,存在针对用以在半导体制造处理期间减轻esd的另外技术的需求。


    技术实现思路



    技术特征:

    1.一种制作半导体器件的方法,包括:

    2.根据权利要求1所述的方法,进一步包括在形成ptfe层之前对晶舟载体进行砂磨。

    3.根据权利要求1所述的方法,进一步包括在形成ptfe层之前在晶舟载体之上形成底层。

    4.根据权利要求1所述的方法,其中制造步骤包括将晶舟载体移动通过制造设施。

    5.根据权利要求1所述的方法,进一步包括在半导体封装基底之上部署半导体管芯。

    6.根据权利要求1所述的方法,进一步包括将ptfe层溅射到晶舟载体上。

    7.一种制作半导体器件的方法,包括:

    8.根据权利要求7所述的方法,进一步包括:

    9.根据权利要求7所述的方法,进一步包括在形成ptfe层之前对晶舟载体进行砂磨。

    10.根据权利要求7所述的方法,进一步包括在形成ptfe层之前在晶舟载体之上形成底层。

    11.一种半导体制造设备,包括:

    12.根据权利要求11所述的半导体制造设备,进一步包括在晶舟载体之上部署的半导体封装基底。

    13.根据权利要求11所述的半导体制造设备,进一步包括在晶舟载体之上部署的半导体管芯。

    14.根据权利要求11所述的半导体制造设备,进一步包括在晶舟载体之上部署的电子设备印刷电路板(pcb)。

    15.根据权利要求11所述的半导体制造设备,进一步包括在晶舟载体与ptfe层之间形成的底层。


    技术总结
    公开了制作和使用增强载体以减少静电放电的方法和半导体设备。利用包括不锈钢的晶舟载体制作半导体器件。在晶舟载体之上形成聚四氟乙烯(PTFE)层。在晶舟载体之上部署半导体封装基底。在半导体封装基底上执行制造步骤。制造步骤期间静电放电(ESD)被施予在晶舟载体上。半导体封装基底被由PTFE层保护免受ESD影响。

    技术研发人员:韩文洙,金永骏,金东彩,郑一韩,李喆洙
    受保护的技术使用者:星科金朋私人有限公司
    技术研发日:
    技术公布日:2024/10/24
    转载请注明原文地址:https://symbian.8miu.com/read-39882.html

    最新回复(0)