本发明涉及半导体器件，特别是涉及一种超结复合型功率mosfet元胞及mosfet器件。
背景技术：
1、功率半导体器件被用作通过各种电子系统来控制电流的开关。它们能通过三个主要参数表征，导通状态电阻r导通、切换时间及击穿电压bv，该三个主要参数尤其定义了此类功率半导体器件的应用范围。导通状态电阻是接通状态下的器件的等效欧姆电阻；切换时间是从导通状态切换到断开状态的时间，并且反之亦然；击穿电压是器件可在断开状态下承受的最大电压。在垂直的功率半导体器件中，电流在导通状态下在垂直方向上从半导体器件的第一主侧流到半导体器件的第二主侧，而在断开状态下只有可忽略的电流流过器件。厚并且相对轻地掺杂的漂移层被用于通过降低阻挡结(blocking junction)的空间电荷区域中的电场来提高击穿电压。但是采用具有大厚度并且轻掺杂的漂移层与导通状态电阻之间反向牵制。随着提高击穿电压的同时会导致导通状态电阻的极大提高是针对功率半导体器件的主要限制。
2、目前硅基功率器件性能方面难以获得大幅优化，碳化硅(sic)材料以其宽禁带宽度、高临界击穿电压、高导热率以及高饱和电子漂移速度等优异的电学性能，奠定了以其为体材料制作碳化硅功率器件在高温、高压、高速以及强辐射等应用领域的优势。
3、随着半导体进程发展，对功率半导体器件的高集成度、低导通状态电阻以及高电流密度提出了更高的要求。
技术实现思路
1、鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超结复合型功率mosfet元胞及mosfet器件，用于解决现有技术中功率mosfet器件的集成度较低、导通电阻高以及电流密度低的问题。
2、为实现上述目的及其他相关目的，本发明提供一种超结复合型功率mosfet元胞，所述元胞由下向上依次包括：漏极、第一导电类型的衬底层、第一导电类型的缓冲层、第一导电类型的漂移层及第一导电类型的电流扩展层；
3、沿左右方向所述电流扩展层的两侧中分别设置有第一沟槽栅极及第二沟槽栅极，且所述第一沟槽栅极及所述第二沟槽栅极的长度沿前后方向延伸；所述第一沟槽栅极与所述第二沟槽栅极之间的所述电流扩展层上设置有至少一个平面栅极；
4、所述第一沟槽栅极的左右两侧各设置有一个第二导电类型的第一阱区，每个所述第一阱区的上方均设置有一个第一导电类型的第一源极接触区；
5、所述第二沟槽栅极的左右两侧各设置有一个第二导电类型的第二阱区，每个所述第二阱区的上方均设置有一个第一导电类型的第二源极接触区；
6、所述第一沟槽栅极右侧的所述第一阱区与所述第二沟槽栅极左侧的所述第二阱区之间设置有一个第一导电类型的掺杂区；
7、所述平面栅极设置于所述第一沟槽栅极右侧的所述第一阱区、所述第二沟槽栅极左侧的所述第二阱区以及所述掺杂区的上方；
8、所述电流扩展层中还设置有第一接触区及第二接触区；所述第一接触区包围所述第一沟槽栅极左侧的所述第一阱区及所述第一源极接触区的左侧和后侧；所述第二接触区包围所述第二沟槽栅极右侧的所述第二阱区及所述第二源极接触区的右侧和后侧；
9、所述漂移层中设置有自所述漂移层上表面向下延伸预设厚度的超结结构层，所述超结结构层包括至少三个第一导电类型的第一导电柱及至少四个第二导电类型的第二导电柱，所述第一导电柱及所述第二导电柱交替排列且所述第一导电柱及所述第二导电柱的长度延伸方向与所述第一沟槽栅极及所述第二沟槽栅极的长度延伸方向一致；其中，所述第一接触区至少与一个所述第二导电柱接触连接，所述第二接触区至少与一个所述第二导电柱接触连接，所述第二导电柱的掺杂浓度小于所述第一接触区及所述第二接触区的掺杂浓度。
10、可选地，所述元胞采用的半导体材料为碳化硅材料。
11、可选地，所述元胞还包括第二导电类型的第一屏蔽区及第二导电类型的第二屏蔽区；所述第一屏蔽区设置于所述第一沟槽栅极底部与所述第一沟槽栅极右侧所述第一阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二屏蔽区设置于所述第二沟槽栅极底部与所述第二沟槽栅极左侧所述第二阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二导电柱的掺杂浓度小于所述第一屏蔽区及所述第二屏蔽区的掺杂浓度。
12、进一步地，所述超结结构层包括三个所述第一导电柱及四个所述第二导电柱；从左向右的方向上，所述第一接触区与第一个所述第二导电柱接触连接，所述第一沟槽栅极对应的电流路径上设置有第一个所述第一导电柱，所述第一屏蔽区与第二个所述第二导电柱接触连接，所述平面栅极对应的电流路径上设置有第二个所述第一导电柱，所述第二屏蔽区与第三个所述第二导电柱接触连接，所述第二沟槽栅极对应的电流路径上设置有第三个所述第一导电柱，所述第二接触区与第四个所述第二导电柱接触连接。
13、可选地，所述超结结构层还包括至少一个第一导电类型的不连续导电柱；所述不连续导电柱沿左右方向延伸；所述不连续导电柱的连续部分将所述第二导电柱断开为不连续。
14、可选地，所述元胞设置有一个所述平面栅极，且所述平面栅极沿前后方向延伸；或所述元胞间隔设置有两个以上所述平面栅极，所有所述平面栅极沿前后方向依次排列设置且每个所述平面栅极沿前后方向延伸。
15、可选地，所述超结结构层的厚度小于所述漂移层的厚度。
16、本发明还提供一种超结复合型功率mosfet元胞，所述元胞由下向上依次包括：漏极、第一导电类型的衬底层、第一导电类型的缓冲层、第一导电类型的漂移层及第一导电类型的电流扩展层；
17、沿左右方向所述电流扩展层的两侧中分别设置有第一复合栅极及第二复合栅极；所述第一复合栅极包括一个第一沟槽栅极及至少一个第一平面栅极，所有所述第一平面栅极位于所述第一沟槽栅极表面上，且所述第一沟槽栅极的长度沿前后方向延伸，所有所述第一平面栅极沿前后方向依次排列设置且每个所述第一平面栅极的长度沿左右方向延伸；所述第二复合栅极包括一个第二沟槽栅极及至少一个第二平面栅极，所有所述第二平面栅极位于所述第二沟槽栅极表面上，且所述第二沟槽栅极的长度沿前后方向延伸，所有所述第二平面栅极沿前后方向依次排列设置且每个所述第二平面栅极的长度沿左右方向延伸；
18、所述第一沟槽栅极的左右两侧各设置有一个第二导电类型的第一阱区，每个所述第一阱区的上方均设置有一个第一导电类型的第一源极接触区；
19、所述第二沟槽栅极的左右两侧各设置有一个第二导电类型的第二阱区，每个所述第二阱区的上方均设置有一个第一导电类型的第二源极接触区；
20、所述第一沟槽栅极右侧的所述第一阱区与所述第二沟槽栅极左侧的所述第二阱区之间设置有一个第一导电类型的掺杂区；
21、所有所述第一平面栅极在右边方向延伸至与所述掺杂区接触，所有所述第二平面栅极在左边方向延伸至与所述掺杂区接触；
22、所述电流扩展层中还设置有第一接触区及第二接触区；所述第一接触区包围所述第一沟槽栅极左侧的所述第一阱区及所述第一源极接触区的左侧和后侧；所述第二接触区包围所述第二沟槽栅极右侧的所述第二阱区及所述第二源极接触区的右侧和后侧；
23、所述漂移层中设置有自所述漂移层上表面向下延伸预设厚度的超结结构层，所述超结结构层包括至少三个第一导电类型的第一导电柱及至少四个第二导电类型的第二导电柱，所述第一导电柱及所述第二导电柱交替排列且所述第一导电柱及所述第二导电柱的长度延伸方向与所述第一沟槽栅极及所述第二沟槽栅极的长度延伸方向一致；其中，所述第一接触区至少与一个所述第二导电柱接触连接，所述第二接触区至少与一个所述第二导电柱接触连接，所述第二导电柱的掺杂浓度小于所述第一接触区及所述第二接触区的掺杂浓度。
24、可选地，所述元胞采用的半导体材料为碳化硅材料。
25、可选地，所述元胞还包括第二导电类型的第一屏蔽区及第二导电类型的第二屏蔽区；所述第一屏蔽区设置于所述第一沟槽栅极底部与所述第一沟槽栅极右侧所述第一阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二屏蔽区设置于所述第二沟槽栅极底部与所述第二沟槽栅极左侧所述第二阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二导电柱的掺杂浓度小于所述第一屏蔽区及所述第二屏蔽区的掺杂浓度。
26、进一步地，所述超结结构层包括三个所述第一导电柱及四个所述第二导电柱；从左向右的方向上，所述第一接触区与第一个所述第二导电柱接触连接，所述第一沟槽栅极对应的电流路径上设置有第一个所述第一导电柱，所述第一屏蔽区与第二个所述第二导电柱接触连接，所述平面栅极对应的电流路径上设置有第二个所述第一导电柱，所述第二屏蔽区与第三个所述第二导电柱接触连接，所述第二沟槽栅极对应的电流路径上设置有第三个所述第一导电柱，所述第二接触区与第四个所述第二导电柱接触连接。
27、可选地，所述超结结构层还包括至少一个第一导电类型的不连续导电柱；所述不连续导电柱沿左右方向延伸；所述不连续导电柱的连续部分将所述第二导电柱断开为不连续。
28、可选地，所述超结结构层的厚度小于所述漂移层的厚度。
29、本发明还提供一种超结复合型功率mosfet器件，包括如上任意一项所述的超结复合型功率mosfet元胞。
30、如上所述，本发明的超结复合型功率mosfet元胞及mosfet器件，通过将平面栅极与两个沟槽栅极集成在一个mosfet结构的元胞中，使电流导通路径多样化，有效防止元胞中电流拥堵，提高电流密度，降低导通电阻，同时还在元胞中集成了由超结结构分别与第一接触区与第二接触区接触连接形成的两个体二极管，提高元胞的集成度及扩展元胞的功能；另外，在元胞主要耐压区的漂移层中设置超结结构，可在同等尺寸下有效提高器件的耐压性能或在同等耐压下有效降低元胞的尺寸，同时两个体二极管均包括相同导电类型但掺杂浓度不同的部分(例如第一接触区与第二导电柱之间为相同导电类型但掺杂浓度不同的部分，及第二接触区与第二导电柱之间为相同导电类型但掺杂浓度不同的部分)以及导电类型相反的部分(例如第一接触区与第一导电柱之间为导电类型相反的部分，及第二接触区与第一导电柱之间为导电类型相反的部分)，使其结构类似于pin结构的二极管，因此该两个体二极管可通过精确控制超结的几何形状和层次，优化电场分布，从而提高击穿电压、减少导通电阻、优化反向恢复特性以及减少由反向恢复电荷和开关瞬态引起的电磁干扰(emi)可以设计出具有优良emi性能的超结复合型功率mosfet；再者，将沟槽栅极和平面栅极集成在一起，形成互相连接的第一复合栅极及第二复合栅极，可实现窄单元间距和较小的元胞尺寸，便于优化制造工艺和器件布局。
1.一种超结复合型功率mosfet元胞，其特征在于，所述元胞由下向上依次包括：漏极、第一导电类型的衬底层、第一导电类型的缓冲层、第一导电类型的漂移层及第一导电类型的电流扩展层；
2.根据权利要求1所述的超结复合型功率mosfet元胞，其特征在于：所述元胞采用的半导体材料为碳化硅材料。
3.根据权利要求1或2所述的超结复合型功率mosfet元胞，其特征在于：所述元胞还包括第二导电类型的第一屏蔽区及第二导电类型的第二屏蔽区；所述第一屏蔽区设置于所述第一沟槽栅极底部与所述第一沟槽栅极右侧所述第一阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二屏蔽区设置于所述第二沟槽栅极底部与所述第二沟槽栅极左侧所述第二阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二导电柱的掺杂浓度小于所述第一屏蔽区及所述第二屏蔽区的掺杂浓度。
4.根据权利要求3所述的超结复合型功率mosfet元胞，其特征在于：所述超结结构层包括三个所述第一导电柱及四个所述第二导电柱；从左向右的方向上，所述第一接触区与第一个所述第二导电柱接触连接，所述第一沟槽栅极对应的电流路径上设置有第一个所述第一导电柱，所述第一屏蔽区与第二个所述第二导电柱接触连接，所述平面栅极对应的电流路径上设置有第二个所述第一导电柱，所述第二屏蔽区与第三个所述第二导电柱接触连接，所述第二沟槽栅极对应的电流路径上设置有第三个所述第一导电柱，所述第二接触区与第四个所述第二导电柱接触连接。
5.根据权利要求1所述的超结复合型功率mosfet元胞，其特征在于：所述超结结构层还包括至少一个第一导电类型的不连续导电柱；所述不连续导电柱沿左右方向延伸；所述不连续导电柱的连续部分将所述第二导电柱断开为不连续。
6.根据权利要求1所述的超结复合型功率mosfet元胞，其特征在于：所述元胞设置有一个所述平面栅极，且所述平面栅极沿前后方向延伸；或所述元胞间隔设置有两个以上所述平面栅极，所有所述平面栅极沿前后方向依次排列设置且每个所述平面栅极沿前后方向延伸。
7.根据权利要求1所述的超结复合型功率mosfet元胞，其特征在于：所述超结结构层的厚度小于所述漂移层的厚度。
8.一种超结复合型功率mosfet元胞，其特征在于，所述元胞由下向上依次包括：漏极、第一导电类型的衬底层、第一导电类型的缓冲层、第一导电类型的漂移层及第一导电类型的电流扩展层；
9.根据权利要求8所述的超结复合型功率mosfet元胞，其特征在于：所述元胞采用的半导体材料为碳化硅材料。
10.根据权利要求8或9所述的超结复合型功率mosfet元胞，其特征在于：所述元胞还包括第二导电类型的第一屏蔽区及第二导电类型的第二屏蔽区；所述第一屏蔽区设置于所述第一沟槽栅极底部与所述第一沟槽栅极右侧所述第一阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二屏蔽区设置于所述第二沟槽栅极底部与所述第二沟槽栅极左侧所述第二阱区底部下方部分区域并至少与其下方的一个所述第二导电柱接触连接；所述第二导电柱的掺杂浓度小于所述第一屏蔽区及所述第二屏蔽区的掺杂浓度。
11.根据权利要求10所述的超结复合型功率mosfet元胞，其特征在于：所述超结结构层包括三个所述第一导电柱及四个所述第二导电柱；从左向右的方向上，所述第一接触区与第一个所述第二导电柱接触连接，所述第一沟槽栅极对应的电流路径上设置有第一个所述第一导电柱，所述第一屏蔽区与第二个所述第二导电柱接触连接，所述平面栅极对应的电流路径上设置有第二个所述第一导电柱，所述第二屏蔽区与第三个所述第二导电柱接触连接，所述第二沟槽栅极对应的电流路径上设置有第三个所述第一导电柱，所述第二接触区与第四个所述第二导电柱接触连接。
12.根据权利要求8所述的超结复合型功率mosfet元胞，其特征在于：所述超结结构层还包括至少一个第一导电类型的不连续导电柱；所述不连续导电柱沿左右方向延伸；所述不连续导电柱的连续部分将所述第二导电柱断开为不连续。
13.根据权利要求8所述的超结复合型功率mosfet元胞，其特征在于：所述超结结构层的厚度小于所述漂移层的厚度。
14.一种超结复合型功率mosfet器件，其特征在于：所述mosfet器件包括权利要求1～13中任意一项所述的超结复合型功率mosfet元胞。
