本公开涉及半导体装置，特别涉及提高了静电放电(esd)破坏耐量的半导体装置。
背景技术：
1、半导体装置可能会受由esd引起的损坏。若是集成电路，则装入保护电路来提升esd破坏耐量，但在半导体激光元件那样的分立电路元件的情况下，不得不依赖于元件本身的esd破坏耐量。
2、在专利文献1中公开了一种半导体激光元件，该半导体激光元件与谐振器部不同地，在p型基板的情况下形成p型/i型/p型构造，在n型基板的情况下形成n型/i型/n型构造，并使用这些构造来提高esd破坏耐量。
3、专利文献1：日本特开2010-287604号公报
4、然而，在上述半导体激光元件中，为了制作上述构造，需要另行形成半导体层，无法避免工时的增加。
技术实现思路
1、本公开是为了解决上述的问题而完成的，其目的在于，得到一种不增加工时就提高了esd破坏耐量的半导体装置。
2、本发明所涉及的半导体装置具备：第一导电型的半导体基板，在背面形成有背面电极；脊部，形成在半导体基板的表面之上，具有第一导电型的下侧包层、形成在下侧包层之上的mqw部、以及形成在mqw部之上的第二导电型的上侧包层；阻挡层，埋入在脊部的两侧的半导体基板之上；以及接触层，形成在进一步形成在脊部及阻挡层之上的上侧包层之上，由半导体基板、阻挡层以及接触层构成的半导体层从下方起至少层叠有第一导电型、第二导电型、第一导电型及第二导电型的各层，在由从阻挡层到接触层为止的层构成的复合层形成有两个第一槽，脊部之上的接触层与被两个第一槽夹着的接触层通过第一电极连接。
3、本发明所涉及的其他半导体装置具备：第一导电型的半导体基板，在背面形成有背面电极；脊部，形成在半导体基板的表面之上，具有第一导电型的下侧包层、形成在下侧包层之上的mqw部、以及形成在mqw部之上的第二导电型的上侧包层；阻挡层，埋入在脊部的两侧的半导体基板之上；以及接触层，形成在进一步形成在脊部及阻挡层之上的上侧包层之上，由半导体基板、阻挡层以及接触层构成的半导体层从下方起至少层叠有第一导电型、第二导电型、第一导电型及第二导电型的各层，在由从阻挡层到接触层为止的层构成的复合层形成有两个第一槽，在复合层形成有两个第二槽，脊部之上的接触层与被两个第二槽夹着的接触层的第一区域通过第一电极连接，被两个第二槽夹着的接触层的第二区域与被两个第一槽夹着的接触层通过第二电极连接。
4、根据本发明，能够得到不增加工时就提高了esd破坏耐量的半导体装置。
1.一种半导体装置，其中，
2.一种半导体装置，其中，
3.根据权利要求1或2所述的半导体装置，其中，
4.根据权利要求1～3中任一项所述的半导体装置，其中，
