本公开实施例涉及半导体，特别涉及一种掩膜版的版图布局及半导体结构的制备方法。
背景技术：
1、在半导体结构的制备通常分为多层，且每一层的制备都需要进行图形限定，以形成特定结构，这些特定结构的图形限定通常是由光刻工艺实现，而光刻是一个利用光刻掩膜版将设计的结构图形转移到晶片上的工艺过程。
2、对于不同的结构，需要采用不同的掩膜版，例如，对于半导体结构的阵列区以及外围区而言，由于阵列区的结构与外围区的结构不同，针对二者所采用的掩膜版也不同，包括图案上的不同以及数量上的不同。
3、掩膜版需要基于掩膜版的版图布局来制备，然而，基于目前的掩膜版的版图布局得到的掩膜版在应用于光刻工艺后，所制备得到的半导体结构的形貌欠佳。
技术实现思路
1、本公开实施例提供一种掩膜版的版图布局及半导体结构的制备方法，至少有利于目前改善半导体结构的形貌。
2、本公开实施例提供一种掩膜版的版图布局，包括：第一掩膜图形，用于定义阵列区的有源衬底；第二掩膜图形，与部分所述第一掩膜图形重合，用于定义位于阵列区的有源衬底中的多个沿第一方向延伸的初始第一有源区；第三掩膜图形，与部分所述第二掩膜图形重合，用于定义位于所述阵列区的有源衬底中的第一沟槽；第四掩膜图形，与部分所述第二掩膜图形重合，用于定义位于所述阵列区的有源衬底中的第二沟槽，所述第一沟槽以及所述第二沟槽用于将所述初始第一有源区分隔成沿所述第一方向间隔排布的多个第一有源区，其中，所述第一掩膜图形、所述第二掩膜图形、所述第三掩膜图形以及所述第四掩膜图形中的任意两者还用于定义位于外围区的衬底中的第二有源区。
3、在一些实施例中，第三掩膜图形包括多个第三子掩膜图形，每一所述第三子掩膜图形用于定义一所述第一沟槽；所述第四掩膜图形包括多个第四子掩膜图形，每一所述第四子掩膜图形用于定义一所述第二沟槽，其中，所述第三子掩膜图形与所述第四子掩膜图形不同行且不同列。
4、在一些实施例中，第三掩膜图形用于定义所述外围区的有源衬底，所述第四掩膜图形用于定义位于外围区的有源衬底中的第三沟槽，所述第三沟槽用于在所述外围区的有源衬底中定义出多列所述第二有源区。
5、在一些实施例中，所述外围区的第一掩膜图形与所述外围区的第二掩膜图形中的至少一个用于定义出覆盖于所述外围区的衬底顶面的第一保护层图形。
6、在一些实施例中，第一掩膜图形还用于定义所述外围区的有源衬底，所述第三掩膜图形与所述第四掩膜图形中的任一者用于定义位于外围区的有源衬底中的第三沟槽，所述第三沟槽用于在所述外围区的有源衬底中定义出多列所述第二有源区。
7、在一些实施例中，阵列区的第一掩膜图形用于定义出阵列区的有源衬底，所述外围区的第一掩膜图形用于定义出所述外围区的有源衬底；所述阵列区的第三掩膜图形用于定义出所述第一沟槽，所述外围区的所述第三掩膜图形用于定义出所述第三沟槽。
8、在一些实施例中，阵列区的第二掩膜图形用于定义所述初始第一有源区，所述外围区的第二掩膜图形用于定义出覆盖于所述外围区的有源衬底顶面的第二保护层图形；所述阵列区的第四掩膜图形用于定义所述第二沟槽，所述外围区的第四掩膜图形用于定义出覆盖于所述外围区的第二有源区顶面的第三保护层图形。在一些实施例中，多个所述第一有源区阵列排布，包括：多列沿第二方向间隔排布的所述第一有源区组，每一列所述第一有源区组中的多个所述第一有源区沿所述第一方向间隔排布
9、在一些实施例中，第一有源区用于形成第一晶体管，所述第二有源区用于形成第二晶体管，所述第二晶体管的沟道长度尺寸大于所述第一晶体管的沟道长度尺寸。
10、在一些实施例中，阵列区还包括第一栅极，所述第一栅极内嵌于所述第一有源区中，构成掩埋栅结构；所述外围区还包括第二栅极，所述第二栅极覆盖于所述第二有源区顶面，构成平面栅结构。
11、相应地，本公开实施例还提供一种半导体结构的制备方法，包括：提供衬底；基于上述任一项所述的掩膜版的版图布局在所述衬底上形成第一掩膜图形；基于所述第一掩膜图形刻蚀所述衬底，以形成阵列区的有源衬底；基于上述任一项所述的掩膜版的版图布局在所述阵列区的有源衬底上形成第二掩膜图形；基于所述第二掩膜图形刻蚀所述有源衬底，以形成多个沿第一方向延伸的初始第一有源区；基于上述任一项所述的掩膜版的版图布局在所述初始第一有源区上形成第三掩膜图形；基于所述第三掩膜图形刻蚀所述初始第一有源区，以形成第一沟槽；基于上述任一项所述的掩膜版的版图布局在所述初始第一有源区上形成第四掩膜图形；基于所述第四掩膜图形刻蚀所述初始第一有源区，以形成第二沟槽，所述第一沟槽以及所述第二沟槽将所述初始第一有源区分隔成沿所述第一方向间隔排布的多个第一有源区，还包括：基于所述第一掩膜图形、所述第二掩膜图形、所述第三掩膜图形以及所述第四掩膜图形中的任意两者在外围区的所述衬底中形成第二有源区。
12、在一些实施例中，基于所述第三掩膜图形以及所述第四掩膜图形在所述外围区的所述衬底中形成所述第二有源区，包括：所述第三掩膜图形还覆盖所述外围区的所述衬底表面，基于所述外围区的所述第三掩膜图形刻蚀所述外围区的所述衬底，以形成所述外围区的有源衬底；所述第四掩膜图形还覆盖所述外围区的有源衬底表面，基于所述外围区的所述第四掩膜图形刻蚀所述外围区的有源衬底，以在所述外围区的所述有源衬底中形成第三沟槽，所述第三沟槽用于将所述外围区的有源衬底中分隔成多列所述第二有源区。
13、在一些实施例中，基于所述第一掩膜图形以及所述第四掩膜图形在所述外围区的所述衬底中形成所述第二有源区，包括：所述第一掩膜图形还覆盖所述外围区的所述衬底表面，基于所述外围区的所述第一掩膜图形刻蚀所述外围区的所述衬底，以形成所述外围区的有源衬底；所述第四掩膜图形还覆盖所述外围区的所述有源衬底表面，基于所述外围区的所述第四掩膜图形刻蚀所述外围区的有源衬底，以在所述外围区的所述有源衬底中形成第三沟槽，所述第三沟槽用于将所述外围区的有源衬底中分隔成多列所述第二有源区。
14、本公开实施例提供的技术方案至少具有以下优点：
15、本公开实施例提供的掩膜版的版图布局的技术方案中，设置第一掩膜图形、第二掩膜图形、第三掩膜图形以及第四掩膜图形以在阵列区形成多个间隔排布的第一有源区，并且设置第一掩膜图形、第二掩膜图形、第三掩膜图形以及第四掩膜图形中的任意二者在外围区的衬底中定义处第二有源区。也就是说，用于定义第一有源区的掩膜图形为4个，用于定义第二有源区的掩膜图形为2个，减小用于形成第一有源区的图形化工艺与用于形成第二有源区的图形化工艺之间的差异，改善基于掩膜版的版图布局所制备的半导体结构的形貌。
16、采用用于形成第一有源区的掩膜图形来形成第二有源区，即，在形成第一有源区的工艺步骤中，形成第二有源区，可以进一步减小工艺差异。
17、设置两个掩膜图形来制备第二有源区，可以增加对第二有源区的图形化工艺的精度，进而改善外围区的第二有源区的光学邻近效应，改善第二有源区的形貌，进一步改善制备得到的半导体结构的形貌。
1.一种掩膜版的版图布局，其特征在于，包括：
2.根据权利要求1所述的掩膜版的版图布局，其特征在于，所述第三掩膜图形包括多个第三子掩膜图形，每一所述第三子掩膜图形用于定义一所述第一沟槽；所述第四掩膜图形包括多个第四子掩膜图形，每一所述第四子掩膜图形用于定义一所述第二沟槽，其中，所述第三子掩膜图形与所述第四子掩膜图形不同行且不同列。
3.根据权利要求1所述的掩膜版的版图布局，其特征在于，所述第三掩膜图形用于定义所述外围区的有源衬底，所述第四掩膜图形用于定义位于外围区的有源衬底中的第三沟槽，所述第三沟槽用于在所述外围区的有源衬底中定义出多列所述第二有源区。
4.根据权利要求1所述的掩膜版的版图布局，其特征在于，所述第一掩膜图形还用于定义所述外围区的有源衬底，所述第三掩膜图形与所述第四掩膜图形中的任一者用于定义位于外围区的有源衬底中的第三沟槽，所述第三沟槽用于在所述外围区的有源衬底中定义出多列所述第二有源区。
5.根据权利要求4所述的掩膜版的版图布局，其特征在于，所述阵列区的第一掩膜图形用于定义出阵列区的有源衬底，所述外围区的第一掩膜图形用于定义出所述外围区的有源衬底；所述阵列区的第三掩膜图形用于定义出所述第一沟槽，所述外围区的所述第三掩膜图形用于定义出所述第三沟槽。
6.根据权利要求5所述的掩膜版的版图布局，其特征在于，所述阵列区的第二掩膜图形用于定义所述初始第一有源区，所述外围区的第二掩膜图形用于定义出覆盖于所述外围区的有源衬底顶面的第二保护层图形；所述阵列区的第四掩膜图形用于定义所述第二沟槽，所述外围区的第四掩膜图形用于定义出覆盖于所述外围区的第二有源区顶面的第三保护层图形。
7.根据权利要求1-6中任一项权利要求所述的掩膜版的版图布局，其特征在于，多个所述第一有源区阵列排布，包括：多列沿第二方向间隔排布的第一有源区组，每一列所述第一有源区组中的多个所述第一有源区沿所述第一方向间隔排布。
8.根据权利要求7所述的掩膜版的版图布局，其特征在于，所述第一有源区用于形成第一晶体管，所述第二有源区用于形成第二晶体管，所述第二晶体管的沟道长度尺寸大于所述第一晶体管的沟道长度尺寸。
9.根据权利要求8所述的掩膜版的版图布局，其特征在于，所述阵列区还包括第一栅极，所述第一栅极内嵌于所述第一有源区中，构成掩埋栅结构；所述外围区还包括第二栅极，所述第二栅极覆盖于所述第二有源区顶面，构成平面栅结构。
10.一种半导体结构的制备方法，其特征在于，包括：
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，基于所述第三掩膜图形以及所述第四掩膜图形在所述外围区的所述衬底中形成所述第二有源区，包括：
12.根据权利要求10所述的半导体结构的制备方法，其特征在于，基于所述第一掩膜图形以及所述第四掩膜图形在所述外围区的所述衬底中形成所述第二有源区，包括：
