本技术涉及数据存储，尤其涉及一种存储单元、存储器、制作方法及电子设备。
背景技术：
1、对于无存储电容的存储单元而言，可以采用2t0c结构，该种存储单元包括写入晶体管和读取晶体管，写入晶体管的控制极与写入控制线连接，写入晶体管的第一极与写入数据线连接，写入晶体管的第二极与读取晶体管的控制极连接，读取晶体管的第一极与读取控制线连接，读取晶体管的第二极与读取数据线连接。在进行写操作时，写入晶体管被打开，电荷被存储在读取晶体管的栅电容中；在进行读操作时，提取读取晶体管的栅电荷，即可获得存储的电荷。这种2t0c结构由于不存在存储电容，所以可以具有更高的存储密度。
2、由2t0c结构的存储单元构成的存储器可以包括呈阵列式排列的多个存储单元，以第一行中的各个存储单元为例，在读取第i个存储单元中存储的电荷时，与第一行中的各存储单元连接的读取控制线提供低电平(如0v)，各条读取数据线提供高电平(如1v)，这样第i个存储单元对应的读取控制线提供的电压与读取数据线提供的电压之间存在压差，通过检测第i个存储单元中读取晶体管的第一极和第二极之间的电流iri，即可提取到读取晶体管的栅电荷，获得存储的电荷。然而，由于第一行中其他存储单元对应的读取控制线提供的电压与读取数据线提供的电压之间也存在压差，所以第一行中的其他存储单元中读取晶体管的第一极和第二极之间也会产生电流irn，这时电流irn作为漏电流流入至读取控制线中，导致第一行对应的读取控制线中的电压增加，这样不仅会造成读取电荷时的功耗增加，在读取控制线中的电压足够大时还会使得读取控制线提供的电压与读取数据线提供的电压之间无压差，最终导致存储单元中的电流无法被检测到，从而无法检测到存储的电荷，无法实现读操作。
技术实现思路
1、本技术提供一种存储单元、存储器、制作方法及电子设备，用于避免读操作时出现的漏电，减少读操作时产生的功耗，保证读操作的有效进行。
2、第一方面，本技术实施例提供了一种存储单元，包括写入晶体管、读取晶体管和防漏电模块，其中，写入晶体管的控制极与写入控制线连接，写入晶体管的第一极与写入数据线连接，写入晶体管的第二极与读取晶体管的控制极连接，读取晶体管的第一极与接地线连接，读取晶体管的第二极与防漏电模块连接；并且，防漏电模块还与读取控制线和读取数据线连接，使得读取晶体管并不会直接与读取控制线和读取数据线连接，而是通过防漏电模块与读取控制线和读取数据线连接。这时在进行读操作时，在读取控制线提供的读取控制信号的作用下，将读取数据线提供的读取数据信号对应的电流传输至读取晶体管中，并通过读取晶体管传输至接地线中，避免读取数据线提供的读取数据信号对应的电流流入读取控制线中，进而避免对读取控制线的电压造成干扰；同时，防漏电模块还可以将读取晶体管中存储的写入数据信号传输至读取数据线中，再通过读取数据线检测到读取晶体管中存储的数据(或电荷)。从而，在实现读操作的基础上，还可以避免读操作时出现的漏电，减少读操作时产生的功耗，保证读操作的有效进行。
3、在一些实施例中，在本技术实施例提供的存储单元进行写操作时，写入控制线提供的写入控制信号输入至写入晶体管的控制极并控制写入晶体管打开，写入数据线提供的写入数据信号通过写入晶体管传输至读取晶体管的控制极中并存储在读取晶体管的栅电容中，实现数据的写入，从而实现在写入控制线提供的写入控制信号的控制下，写入晶体管将写入数据线提供的写入数据信号存储至读取晶体管中。
4、在一些实施例中，防漏电模块可以包括防漏电晶体管，其中防漏电晶体管的控制极与读取控制线连接，防漏电晶体管的第一极与读取数据线连接，防漏电晶体管的第二极与读取晶体管的第二极连接。也即防漏电晶体管与读取晶体管串联连接，使得该存储单元为3t0c结构。
5、如此在进行读操作时，读取控制线提供的读取控制信号输入至防漏电晶体管的控制极中可以控制防漏电晶体管打开，读取数据线提供的读取数据信号从第一极传输至第二极，再传输至读取晶体管的第二极，最后传输至读取晶体管的第一极而传输至接地线中，实现防漏电模块的功能，避免电流流入读取控制线中，进而避免对读取控制信号造成干扰，同时减少了读操作时的功耗。并且，通过检测防漏电晶体管和读取晶体管串联后的总电流ir0，即可提取到读取晶体管中存储的数据，实现读操作。
6、在一些实施例中，防漏电晶体管可以为场效应晶体管，其中半导体沟道的制作材料可以但不限于包括金属氧化物半导体材料，例如铟镓锌氧化物(简写为igzo)、铟锡锌氧化物(简写为itzo)、铟铝锌氧化物(简写为iazo)等，这样在防漏电晶体管打开时，半导体沟道可以处于低阻导通状态，减少因半导体沟道产生的压降，从而可以减少读操作时的功耗，还可以增加读操作的准确性。当然，在实际情况中，防漏电晶体管除了可以为场效应晶体管之外，还可以为三极管或晶闸管等具有开关特性的元器件，这些均属于本技术实施例的保护范围。
7、在一些实施例中，防漏电晶体管可以为p型晶体管，这样读取控制线提供的读取控制信号为低电平时，可以控制防漏电晶体管打开，使得读取数据线提供的读取数据信号(即高电平)可以通过防漏电晶体管和读取晶体管传输至接地线中。此时虽然读取控制信号和读取数据信号之间存在一定的压差，但由于控制极与第一极是绝缘的，所以电流不会流向读取控制线中，从而可以有效避免对读取控制信号造成干扰。
8、当然，防漏电晶体管还可以为n型晶体管，这样读取控制线提供的读取控制信号为高电平时，可以控制防漏电晶体管打开，使得读取数据线提供的读取数据信号(即高电平)可以通过防漏电晶体管和读取晶体管传输至接地线中。这时读取控制信号和读取数据信号均为高电平，使得读取控制信号和读取数据信号之间的压差非常小甚至为零，进而使得防漏电晶体管的控制极和第一极之间的压差非常小甚至为零，这样可以有效减少漏电，提高检测到的防漏电晶体管和读取晶体管串联后的总电流ir0的准确度，从而提高读操作的准确性，同时还可以有效避免对读取控制信号造成干扰。
9、在一些实施例中，对于写入晶体管和读取晶体管而言，可以均为p型或均为n型，又或者一个为p型另一个为n型，具体可以根据实际需要进行设计，在此并不限定。
10、第二方面，本技术实施例还提供了一种存储器，该存储器可以包括上述第一方面中介绍的存储单元、以及写入控制线、写入数据线、读取控制线、读取数据线和接地线，其中，存储器中可以包括一个存储单元，或者还可以包括多个存储单元，这时多个存储单元可以呈阵列式排布；并且，存储器中包括的存储单元的数量可以根据实际需要进行设计，在此并不限定。这样，在进行读操作时，在存储单元中防漏电模块的作用下，读取数据线提供的读取数据信号对应的电流可以传输至读取晶体管中，以避免读取数据线提供的读取数据信号对应的电流流入读取控制线中，进而避免对读取控制线的电压造成干扰；同时，防漏电模块还可以将读取晶体管中存储的数据传输至读取数据线中，再通过读取数据线检测到读取晶体管中存储的数据(或电荷)。从而，在实现读操作的基础上，还可以避免读操作时出现的漏电，减少读操作时产生的功耗，保证读操作的有效进行。
11、在一些实施例中，存储器可以包括堆叠的多层存储结构，每层存储结构可以包括多个呈阵列排布的存储单元，其中，存储结构可以为两层、三层、四层或更多层；并且每层存储结构包括的存储单元的个数并不限定。
12、在一些实施例中，假设x方向、y方向和z方向构成了三维空间，其中堆叠方向为z方向，所以各层存储结构沿着z方向进行堆叠。写入数据线和读取数据线均可以沿着堆叠方向(即z方向)延伸，使得每条写入数据线与位于不同层的存储单元中写入晶体管的第一极连接，每条读取数据线与位于不同层的存储单元中防漏电晶体管的第一极连接。写入控制线、读取控制线和接地线均可以沿着与堆叠方向垂直的第一方向(可以为y方向)延伸，若第一方向为列方向，与第一方向和堆叠方向均垂直的第二方向(可以为x方向)为行方向，每条写入控制线与同一层存储结构中位于同一列的写入晶体管的控制极连接，每条读取控制线与同一层存储结构中位于同一列的防漏电晶体管的第一极连接，每条接地线与同一层存储结构中位于同一列的读取晶体管的第一极连接；接着，位于不同层的写入控制线可以通过沿着z方向延伸的连接孔连接，同理，位于不同层的读取控制线可以通过沿着z方向延伸的连接孔连接，位于不同层的接地线可以通过沿着z方向延伸的连接孔连接，这样就实现了存储单元的三维堆叠，可以有效增加单位面积上存储单元的设置密度，从而有效提高存储器的存储密度。
13、在一些实施例中，在同一层存储结构中，行方向(即x方向)相邻的两个存储单元中写入晶体管的第一极与同一条写入数据线连接，这使得行方向相邻的两个存储单元之间设置有一条写入数据线。同样地，行方向相邻的两个存储单元中防漏电晶体管的第一极与同一条读取数据线连接，这使得行方向相邻的两个存储单元之间设置有一条读取数据线。如此，可以减少存储器中写入数据线和读取数据线的设置数量，进而减少写入数据线和读取数据线的占用空间，在提高空间利用率的同时，还可以提高单位面积的存储密度。当然，在实际情况中，行方向相邻的两个存储单元中写入晶体管的第一极还可以与不同的写入数据线连接，且行方向相邻的两个存储单元中防漏电晶体管的第一极还可以与不同的读取数据线连接，这样可以满足不同应用场景的需要，提高设计的灵活性。
14、在一些实施例中，在同一层存储结构中，行方向(即x方向)相邻的两个存储单元中写入晶体管的第一极与同一条写入数据线连接，行方向相邻的两个存储单元中防漏电晶体管的第一极与同一条读取数据线连接时，行方向相邻的两个存储单元可以为对称设置。如此，在实现各存储单元功能的基础上，可以有利于减少写入数据线和读取数据线的设置数量，进而减少写入数据线和读取数据线的占用空间。当然，即使行方向相邻的两个存储单元中写入晶体管的第一极与不同写入数据线连接，行方向相邻的两个存储单元中防漏电晶体管的第一极与不同读取数据线连接，行方向相邻的两个存储单元依然可以为对称设置，以满足不同应用场景的需要，提高设计的灵活性。
15、在一些实施例中，对于每个存储单元而言可以设置为：防漏电晶体管的控制极可以设置为具有第一通孔的第一导电结构，第一通孔可以沿着厚度方向(如z方向)贯穿第一导电结构，这时防漏电晶体管的半导体沟道可以穿过第一通孔，且第一通孔的内壁与防漏电晶体管的半导体沟道之间可以设置有第一栅绝缘层，以实现控制极与半导体沟道绝缘，避免短路。写入晶体管的控制极可以设置为具有第二通孔的第二导电结构，第二通孔可以沿着厚度方向(如x方向)贯穿第二导电结构，写入晶体管的半导体沟道的外表面可以包裹有第二栅绝缘层，且包裹有第二栅绝缘层的半导体沟道穿过第二通孔，以实现控制极与半导体沟道绝缘，避免短路。防漏电晶体管的半导体沟道与读取晶体管的半导体沟道连接，以实现防漏电晶体管的第二极与读取晶体管的第二极连接。读取晶体管的半导体沟道与第二栅绝缘层连接，以实现写入晶体管的第二极与读取晶体管的控制极连接。这样，在实现各个晶体管的连接关系满足存储单元功能的基础上，可以实现各个存储单元的连接，同时有利于提高单位面积的存储密度。
16、在一些实施例中，第一导电结构的厚度方向可以与第二导电结构的厚度方向垂直，这样可以充分压缩每个存储单元所占用的空间，在提高空间利用率的同时，提高单位面积的存储密度。
17、在一些实施例中，防漏电晶体管的半导体沟道可以包括连接的第一段和第二段，第一段的延伸方向为x方向，第二段的延伸方向为z方向，因x方向垂直于z方向，所以第一段和第二段的延伸方向垂直。在第一导电结构的厚度方向为z方向时，第一通孔沿着z方向延伸，这时第二段可以穿过第一通孔，第一段与读取数据线连接。并且，读取晶体管的半导体沟道可以包括连接的第三段和第四段，第三段的延伸方向为x方向，所以第三段与第一段的延伸方向平行，第四段的延伸方向为z方向，所以第四段与第二段的延伸方向平行；这时第三段可以与第二段连接，第四段可以与第二栅绝缘层连接，且第四段还与接地线连接。这样，在第一导电结构的厚度方向与第二导电结构的厚度方向垂直时，可以实现防漏电晶体管的半导体沟道穿过第一通孔，包裹有第二栅绝缘层的写入晶体管的半导体沟道穿过第二通孔，从而在提高空间利用率的同时，提高单位面积的存储密度。
18、在一些实施例中，第一导电结构的厚度方向还可以与第二导电结构的厚度方向平行，其中第二导电结构的厚度方向为x方向，第一导电结构的厚度方向也为x方向，所以第一导电结构的厚度方向与第二导电结构的厚度方向平行。此时在设置各个晶体管的半导体沟道时，可以设置为：
19、防漏电晶体管的半导体沟道可以包括连接的第一段和第二段，第一段的延伸方向为x方向，第二段的延伸方向为z方向，因x方向垂直于z方向，所以第一段和第二段的延伸方向垂直。在第一导电结构的厚度方向为x方向时，第一通孔沿着x方向延伸，这时第一段可以穿过第一通孔，且第一段与读取数据线连接。并且，读取晶体管的半导体沟道可以包括连接的第三段和第四段，第三段的延伸方向为x方向，所以第三段与第一段的延伸方向平行，第四段的延伸方向为z方向，所以第四段与第二段的延伸方向平行；这时第三段可以与第二段连接，第四段可以与第二栅绝缘层连接，且第四段还与接地线连接。这样，在第一导电结构的厚度方向与第二导电结构的厚度方向平行时，可以实现防漏电晶体管的半导体沟道穿过第一通孔，包裹有第二栅绝缘层的写入晶体管的半导体沟道穿过第二通孔，从而在提高空间利用率的同时，提高单位面积的存储密度。
20、第三方面，本技术实施例还提供了一种存储器的制作方法，可以包括：
21、依次形成堆叠设置的多个介质层组，每个介质层组包括多个堆叠设置的介质层；
22、在每个介质层组中形成如第一方面中介绍的存储单元。
23、这样，可以在每个介质层组中形成存储单元从而制作出存储器，该存储器在进行读操作时，在防漏电模块的作用下，可以避免读取数据线提供的读取数据信号对应的电流流入读取控制线中，进而避免对读取控制线的电压造成干扰；同时，防漏电模块还可以将读取晶体管中存储的数据传输至读取数据线中，再通过读取数据线检测到读取晶体管中存储的数据(或电荷)。从而，在实现读操作的基础上，还可以避免读操作时出现的漏电，减少读操作时产生的功耗，保证读操作的有效进行。
24、在一些实施例中，在每个介质层组中形成存储单元时，可以在每个介质层组中同时形成存储单元，这样可以通过一次工艺形成堆叠的多层存储结构，以提高存储器的制作效率，简化制作工艺。
25、在一些实施例中，在每个介质层组包括：依次堆叠设置的第一介质层、第二介质层、第三介质层、第四介质层、第五介质层和第六介质层时，为了实现在每个介质层组中同时形成存储单元，可以具体包括：
26、在每个介质层组的第四介质层中依次形成第一导电结构和第一栅绝缘层，第一导电结构中具有沿着厚度方向贯穿的第一通孔，第一栅绝缘层位于第一通孔内，第一导电结构作为防漏电晶体管的控制极；
27、形成防漏电晶体管的半导体沟道和读取数据线，防漏电晶体管的半导体沟道穿过第一通孔，防漏电晶体管的半导体沟道与读取数据线连接；读取数据线穿过全部介质层组，防漏电晶体管的半导体沟道穿过所属存储单元所在的介质层组中的第二介质层、第三介质层、第四介质层和第五介质层；
28、形成读取晶体管的半导体沟道，防漏电晶体管的半导体沟道与读取晶体管的半导体沟道连接，读取电晶体管的半导体沟道穿过所属存储单元所在的介质层组中的第三介质层、第四介质层和第五介质层；
29、在每个介质层组的第二介质层中形成接地线，接地线与读取晶体管的半导体沟道连接；
30、形成第二导电结构，第二导电结构中具有沿着厚度方向贯穿的第二通孔，第二导电结构作为写入晶体管的控制极，第二导电结构穿过所属存储单元所在的介质层组中的第三介质层、第四介质层和第五介质层，第二通孔位于所属存储单元所在的介质层组中的第四介质层；
31、在每个介质层组的第四介质层中依次形成第二栅绝缘层和写入晶体管的半导体沟道，第二绝缘层包裹写入晶体管的半导体沟道的部分表面；第二栅绝缘层与读取晶体管的半导体沟道连接；
32、形成写入数据线，写入数据线穿过全部介质层组。
33、上面在各个介质层组中同时形成存储单元的过程可以称之为类3d nand工艺，如此，通过上述过程，即可制作出多层存储结构，缩短了工艺流程，降低了存储器的制作成本。
34、其中，在上述的制作过程中，为了实现在每个介质层组的第四介质层中依次形成第一导电结构和第一栅绝缘层，可以具体包括：制作贯穿全部介质层组的多个第一深孔，借助各个第一深孔对每个介质层组的第四介质层进行刻蚀得到刻蚀孔，在刻蚀孔内沉积导电材料以填充刻蚀孔形成第一导电结构；对第一导电结构进行部分刻蚀得到第一通孔，并在第一通孔内填充栅绝缘材料形成第一栅绝缘层。同理，在每个介质层组中形成第二导电结构的方式与第一导电结构的方式类似，在此不再详述。
35、在形成防漏电晶体管(或写入晶体管)的半导体沟道时，可以先确定出半导体沟道所处的介质层，然后制作深孔并借助深孔对相应的介质层进行刻蚀得到刻蚀孔，再采用半导体材料填充刻蚀孔以得到半导体沟道。
36、在形成接地线时，可以采用形成第一导电结构的方式在第二介质层中先形成接地端，然后继续采用类似的方式在第二介质层中形成导电互联线，其中导电互联线连接相邻的接地端，从而形成接地线。
37、在一些实施例中，在形成防漏电晶体管的半导体沟道和读取数据线之前，在每个介质层组的第四介质层中依次形成第一导电结构和第一栅绝缘层之后，还可以包括：在每个介质层组的第四介质层中形成连接各第一导电结构的导电互联线，以得到读取控制线；这样可以形成读取控制线。在每个介质层组的第四介质层中依次形成第二栅绝缘层和写入晶体管的半导体沟道之前，在形成第二导电结构之后，还可以包括：形成连接各第二导电结构的导电互联线，以得到写入控制线，这样可以形成写入控制线。
38、第四方面，本技术实施例还提供了一种电子设备，包括电路板和上述第二方面中介绍的存储器，其中存储器设于电路板之上。
39、具体地，该电子设备包括但不限于：智能手机、智能手表、平板电脑、虚拟现实(virtual reality，vr)设备、增强现实(augmented reality，ar)设备、车载设备、台式计算机、个人计算机、手持式计算机或个人数字助理。
40、本技术的上述各个方面或其它方面具体将在以下的实施例中进行详细的介绍。
1.一种存储单元，其特征在于，包括：写入晶体管、读取晶体管和防漏电模块；
2.如权利要求1所述的存储单元，其特征在于，所述防漏电模块包括防漏电晶体管，所述防漏电晶体管的控制极与所述读取控制线连接，所述防漏电晶体管的第一极与所述读取数据线连接，所述防漏电晶体管的第二极与所述读取晶体管的第二极连接。
3.如权利要求2所述的存储单元，其特征在于，所述防漏电晶体管为场效应晶体管。
4.如权利要求2所述的存储单元，其特征在于，所述防漏电晶体管为n型晶体管。
5.一种存储器，其特征在于，包括：写入控制线、写入数据线、读取控制线、读取数据线、接地线、以及多个如权利要求1-4任一项所述的存储单元。
6.如权利要求5所述的存储器，其特征在于，所述存储器还包括堆叠的多层存储结构，每层所述存储结构包括多个呈阵列排布的所述存储单元；
7.如权利要求6所述的存储器，其特征在于，同一层所述存储结构中：每条所述写入数据线与相邻的两个所述存储单元连接，每条所述读取数据线与相邻的两个所述存储单元连接。
8.如权利要求6或7所述的存储器，其特征在于，同一层所述存储结构中，沿着垂直于所述第一方向和所述堆叠方向设置的任意相邻的两个所述存储单元对称设置。
9.如权利要求5-8任一项所述的存储器，其特征在于，所述存储单元中的防漏电模块包括防漏电晶体管，每个所述存储单元中：
10.如权利要求9所述的存储器，其特征在于，所述第一导电结构的厚度方向与所述第二导电结构的厚度方向垂直设置。
11.如权利要求10所述的存储器，其特征在于，所述防漏电晶体管的半导体沟道包括连接的第一段和第二段，所述第一段和所述第二段的延伸方向垂直，所述第二段穿过所述第一通孔，所述第一段与所述读取数据线连接；
12.如权利要求11所述的存储器，其特征在于，所述接地线与所述第四段连接。
13.一种存储器的制作方法，其特征在于，包括：
14.如权利要求13所述的制作方法，其特征在于，在每个所述介质层组中形成所述存储单元，包括：
15.如权利要求14所述的制作方法，其特征在于，在每个所述介质层组中同时形成所述存储单元，包括：
16.如权利要求15所述的制作方法，其特征在于，还包括：
17.一种电子设备，其特征在于，包括电路板和如权利要求5-12任一项所述的存储器，所述存储器设于所述电路板之上。
