本发明涉及一种发射驱动电路以及显示装置，更详细而言，涉及一种防止由于晶体管的劣化造成的破坏并减少泄漏电流来提高可靠性的发射驱动电路以及显示装置。
背景技术：
1、通常，显示装置包括显示面板以及显示面板驱动部。所述显示面板包括多个栅极线、多个数据线、多个发射线以及多个像素。所述显示面板驱动部包括向所述多个栅极线提供栅极信号的栅极驱动部、向所述数据线提供数据电压的数据驱动部，向所述发射线提供发射信号的发射驱动部以及控制所述栅极驱动部、所述数据驱动部以及所述发射驱动部的驱动控制部。
2、根据施加到所述发射驱动部的晶体管的信号的波形、施加的电压的电平，所述晶体管中的一部分可能发生劣化，当所述劣化的程度严重时，所述晶体管可能会破坏，当所述晶体管破坏时，可能发生所述发射驱动部的可靠性降低的问题。
3、另外，可能在所述晶体管中的一部分中流动泄漏电流，由此可能发生所述发射驱动部的可靠性降低的问题。
4、通常，在低灰度区域中，随着使用低的电流，可能发生亮度均匀性和出现残像等问题。
技术实现思路
1、对此，本发明的技术课题是鉴于上述情况而完成的，本发明的目的在于，提供一种可靠性提高的发射驱动电路。
2、本发明的另一目的在于，提供一种包括发射驱动部的显示装置。
3、根据用于实现上述本发明的目的的一实施例的发射驱动电路包括上拉部、第一下拉控制部以及下拉部。所述上拉部响应于上拉控制节点的电压而输出第一电源电压作为发射信号。所述第一下拉控制部响应于所述上拉控制节点的电压，控制下拉控制节点的电压。所述下拉部响应于所述下拉控制节点的电压而输出第二电源电压作为所述发射信号。所述第一下拉控制部包括串联连接的第十一晶体管以及第十二晶体管。
4、在本发明的一实施例中，可以是，所述第十一晶体管包括连接于所述上拉控制节点的控制电极、连接于所述下拉控制节点的第一电极以及连接于所述第十二晶体管的第一电极的第二电极。
5、在本发明的一实施例中，可以是，所述第十二晶体管包括连接于所述上拉控制节点的控制电极、连接于所述第十一晶体管的所述第二电极的所述第一电极以及被施加第三电源电压的第二电极。
6、在本发明的一实施例中，可以是，所述第一下拉控制部还包括：第十晶体管，包括连接于所述第十一晶体管和所述第十二晶体管之间的节点的第一电极。
7、在本发明的一实施例中，可以是，所述第十晶体管还包括连接于所述下拉控制节点的控制电极以及被施加所述第一电源电压的第二电极。
8、在本发明的一实施例中，可以是，所述第一下拉控制部还包括第三电容器。可以是，所述第三电容器包括连接于所述下拉控制节点的第一电极以及被施加所述第二电源电压的第二电极。
9、在本发明的一实施例中，可以是，所述发射驱动电路还包括：第一上拉控制部，响应于作为前一级的进位信号中的一个的前一进位信号，控制所述上拉控制节点的电压。可以是，所述第一上拉控制部包括串联连接的第一晶体管以及第二晶体管。可以是，所述第一上拉控制部还包括第三晶体管，所述第三晶体管包括连接于所述第一晶体管和所述第二晶体管之间的节点的第一电极。
10、在本发明的一实施例中，可以是，所述第一晶体管包括被施加第二时钟信号的控制电极、被施加所述前一进位信号的第一电极以及连接于所述第二晶体管的第一电极的第二电极。可以是，所述第二晶体管包括被施加所述第二时钟信号的控制电极、连接于所述第一晶体管的所述第二电极的所述第一电极以及连接于所述上拉控制节点的第二电极。可以是，所述第三晶体管还包括连接于所述上拉控制节点的控制电极以及被施加所述第一电源电压的第二电极。
11、在本发明的一实施例中，可以是，所述发射驱动电路还包括：第一电容器，包括被施加第一时钟信号的第一电极以及连接于所述上拉控制节点的第二电极。
12、在本发明的一实施例中，可以是，所述发射驱动电路还包括：进位输出部，响应于所述上拉控制节点以及所述下拉控制节点的电压而输出进位信号。
13、在本发明的一实施例中，可以是，所述进位输出部包括第十四晶体管。可以是，所述第十二晶体管的第二电极连接于所述第十四晶体管的第二电极。可以是，第三电源电压施加到所述第十二晶体管的所述第二电极以及所述第十四晶体管的所述第二电极。
14、在本发明的一实施例中，可以是，所述发射驱动电路还包括：第二下拉控制部，控制所述下拉控制节点的电压。可以是，所述第二下拉控制部包括串联连接的第四晶体管以及第五晶体管。可以是，所述第二下拉控制部还包括第二电容器，所述第二电容器包括连接于所述第四晶体管和所述第五晶体管之间的节点的第一电极。
15、在本发明的一实施例中，可以是，所述第四晶体管包括被施加第一时钟信号的控制电极、连接于所述下拉控制节点的第一电极以及连接于所述第五晶体管的第一电极的第二电极。可以是，所述第五晶体管包括连接于m节点的控制电极、连接于所述第四晶体管的所述第二电极的所述第一电极以及被施加所述第一时钟信号的第二电极。可以是，所述第二电容器还包括连接于所述m节点的第二电极。
16、在本发明的一实施例中，可以是，所述发射驱动电路还包括：第二上拉控制部，控制所述上拉控制节点的电压。可以是，所述第二上拉控制部包括串联连接的第六晶体管以及第七晶体管。
17、在本发明的一实施例中，可以是，所述第六晶体管包括被施加第一时钟信号的控制电极、连接于所述上拉控制节点的第一电极以及连接于所述第七晶体管的第一电极的第二电极。可以是，所述第七晶体管包括连接于m节点的控制电极、连接于所述第六晶体管的所述第二电极的所述第一电极以及连接于x节点的第二电极。
18、在本发明的一实施例中，可以是，所述发射驱动电路还包括：输出第一时钟信号的第一时钟信号输出端子、输出第二时钟信号的第二时钟信号输出端子、输出第三时钟信号的第三时钟信号输出端子、输出第四时钟信号的第四时钟信号输出端子。可以是，所述第三时钟信号以及所述第四时钟信号的低电平电压低于所述第一时钟信号以及所述第二时钟信号的低电平电压。
19、在本发明的一实施例中，可以是，所述发射驱动电路还包括：第一上拉控制部，响应于作为前一级的进位信号中的一个的前一进位信号，控制所述上拉控制节点的电压；第二下拉控制部，控制所述下拉控制节点的电压；第二上拉控制部，控制所述上拉控制节点的电压；以及第一电容器，连接于所述上拉控制节点。可以是，所述第一上拉控制部包括串联连接的第一晶体管以及第二晶体管。可以是，所述第二下拉控制部包括第九晶体管、串联连接的第四晶体管以及第五晶体管。可以是，所述第二上拉控制部包括串联连接的第六晶体管以及第七晶体管。可以是，第三时钟信号施加到所述第四晶体管的控制电极、所述第六晶体管的控制电极以及所述第一电容器的第一电极。可以是，第四时钟信号施加到所述第一晶体管的控制电极、所述第二晶体管的控制电极以及所述第九晶体管的控制电极。
20、根据用于实现上述的本发明的目的的一实施例的发射驱动电路包括多个级。所述级中的至少一个包括：第一晶体管，包括接收第四时钟信号的控制电极、接收作为前一级的进位信号中的一个的前一进位信号的第一电极以及连接于第二晶体管的第一电极的第二电极；所述第二晶体管，包括接收所述第四时钟信号的控制电极、连接于所述第一晶体管的所述第二电极的所述第一电极以及连接于上拉控制节点的第二电极；第三晶体管，包括连接于所述上拉控制节点的控制电极、连接于所述第一晶体管的所述第二电极的第一电极以及被施加第一电源电压的第二电极；第四晶体管，包括被施加第三时钟信号的控制电极、连接于下拉控制节点的第一电极以及连接于第五晶体管的第一电极的第二电极；所述第五晶体管，包括连接于m节点的控制电极、连接于所述第四晶体管的所述第二电极的所述第一电极以及被施加第一时钟信号的第二电极；第六晶体管，包括接收所述第三时钟信号的控制电极、连接于所述上拉控制节点的第一电极以及连接于第七晶体管的第一电极的第二电极；所述第七晶体管，包括连接于所述m节点的控制电极、连接于所述第六晶体管的所述第二电极的所述第一电极以及连接于h节点的第二电极；第八晶体管，包括连接于所述上拉控制节点的控制电极、被施加第二时钟信号的第一电极以及连接于所述m节点的第二电极；第九晶体管，包括被施加所述第四时钟信号的控制电极、连接于所述m节点的第一电极以及被施加所述第一电源电压的第二电极；第十晶体管，包括连接于所述下拉控制节点的控制电极、被施加所述第一电源电压的第一电极以及连接于第十二晶体管的第一电极的第二电极；第十一晶体管，包括连接于所述上拉控制节点的控制电极、连接于所述下拉控制节点的第一电极以及连接于所述第十二晶体管的所述第一电极的第二电极；所述第十二晶体管，包括连接于所述上拉控制节点的控制电极、连接于所述第十一晶体管的所述第二电极的第一电极以及被施加第三电源电压的第二电极；第十三晶体管，包括连接于所述上拉控制节点的控制电极、被施加所述第一电源电压的第一电极以及连接于所述h节点的第二电极；第十四晶体管，包括连接于所述下拉控制节点的控制电极、连接于所述h节点的第一电极以及被施加所述第三电源电压的第二电极；第十五晶体管，包括连接于所述上拉控制节点的控制电极、被施加所述第一电源电压的第一电极以及连接于x节点的第二电极；第十六晶体管，包括连接于所述下拉控制节点的控制电极、连接于所述x节点的第一电极以及被施加第二电源电压的第二电极；第一电容器，包括被施加所述第三时钟信号的第一电极以及连接于所述上拉控制节点的第二电极；以及第二电容器，包括连接于所述m节点的第一电极以及连接于所述第五晶体管的所述第一电极的第二电极。
21、根据用于实现上述的本发明的目的的一实施例的显示装置包括显示面板以及发射驱动部。所述发射驱动部将发射信号输出到所述显示面板。所述发射驱动部包括：上拉部，响应于上拉控制节点的电压而输出第一电源电压作为所述发射信号；第一下拉控制部，响应于所述上拉控制节点的电压，控制下拉控制节点的电压；以及下拉部，响应于所述下拉控制节点的电压而输出第二电源电压作为所述发射信号。所述第一下拉控制部包括串联连接的第十一晶体管以及第十二晶体管。
22、在本发明的一实施例中，可以是，所述第一下拉控制部还包括：第十晶体管，包括连接于所述第十一晶体管和所述第十二晶体管之间的节点的第一电极。
23、根据这种发射驱动电路、包括发射驱动部的显示装置，所述下拉控制部的所述第十一晶体管和所述第十二晶体管串联连接，从而可以减少所述第十一晶体管和所述第十二晶体管的漏极-源极电压应力，由此，防止由于劣化造成的破坏，并减少泄漏电流，还可以应对耗尽方式工作。
24、另外，通过所述第一电容器的自举，自举电压施加到所述上拉控制节点，从而可以稳定地输出发射信号以及进位信号。
25、与以往的时钟信号施加到进位输出部相比，所述第一电源电压施加到所述上拉部和所述进位输出部，从而可以抑制异常输出现象。
26、通过所述第三时钟信号以及所述第四时钟信号，低于所述第一时钟信号以及所述第二时钟信号的低电平电压的电压施加到晶体管的控制电极，从而可以抑制泄漏电流，并可以应对耗尽方式工作。
27、根据所述第二低电压施加到所述第十二晶体管和所述第十四晶体管，可以确保负阈值电压裕度并应对耗尽方式工作，并且可以抑制泄漏电流。
28、调节所述进位信号的输出的次数来调整发光占空比，从而代替使用高电流，可以产生相同的亮度效果，由此，可以改善可能在低灰度区域中发生的问题(例如，亮度均匀性和残像)。因此，可以提高显示面板的显示质量。
1.一种发射驱动电路，其特征在于，包括：
2.根据权利要求1所述的发射驱动电路，其特征在于，
3.根据权利要求2所述的发射驱动电路，其特征在于，
4.根据权利要求1所述的发射驱动电路，其特征在于，
5.根据权利要求4所述的发射驱动电路，其特征在于，
6.根据权利要求4所述的发射驱动电路，其特征在于，
7.根据权利要求1所述的发射驱动电路，其特征在于，
8.根据权利要求7所述的发射驱动电路，其特征在于，
9.根据权利要求1所述的发射驱动电路，其特征在于，
10.根据权利要求1所述的发射驱动电路，其特征在于，
11.根据权利要求10所述的发射驱动电路，其特征在于，
12.根据权利要求1所述的发射驱动电路，其特征在于，
13.根据权利要求12所述的发射驱动电路，其特征在于，
14.根据权利要求12所述的发射驱动电路，其特征在于，
15.根据权利要求14所述的发射驱动电路，其特征在于，
16.根据权利要求1所述的发射驱动电路，其特征在于，
17.根据权利要求16所述的发射驱动电路，其特征在于，
18.一种发射驱动电路，包括多个级，其特征在于，
19.一种显示装置，其特征在于，包括：
20.根据权利要求19所述的显示装置，其特征在于，
