本公开涉及集成电路，并且更具体地涉及贯穿器件接触部。
背景技术：
1、随着集成电路在尺寸上不断地缩小，出现了很多挑战。例如，变得越来越难以缩小存储器单元和逻辑单元的尺寸，尤其是考虑到在相对较小的量的空间中存在竞争性利益。例如，考虑到有限的空间和器件密度，在整个电路中对信号和电力进行布线可能是有挑战性的。此外，相邻器件之间的电隔离对于减少寄生效应和泄漏很重要。相应地，仍然存在很多关于存储器单元或逻辑单元中的半导体器件的形成的不可忽视的挑战。
技术实现思路
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，其中，所述电介质层是第一电介质层，并且所述电介质壁包括沿所述电介质壁的一个或多个边缘的第二电介质层以及位于所述电介质壁的剩余体积中的电介质填充物。
3.根据权利要求2所述的集成电路，其中，所述第二电介质层包括低k电介质材料。
4.根据权利要求1所述的集成电路，其中，所述第一半导体区包括多条第一半导体纳米带并且所述第二半导体区包括多条第二半导体纳米带。
5.根据权利要求4所述的集成电路，其中，所述多条第一半导体纳米带和所述多条第二半导体纳米带包括锗、硅或其组合。
6.根据权利要求1所述的集成电路，其中，所述第一栅极结构和所述第二栅极结构均包括围绕所述第一半导体区和所述第二半导体区并且沿所述第一栅极结构和所述第二栅极结构的底表面的栅极电介质。
7.根据权利要求6所述的集成电路，其中，所述栅极电介质包括铪和氧。
8.根据权利要求6所述的集成电路，其中，所述导电结构接触位于所述第一栅极结构和所述第二栅极结构下的所述栅极电介质。
9.根据权利要求1所述的集成电路，其中，所述导电结构包括与所述第一接触部和所述第二接触部两者相同的导电材料。
10.根据权利要求1所述的集成电路，其中，所述导电结构包括钨或铜。
11.根据权利要求1至10中任一项所述的集成电路，其中，所述导电结构接触位于所述第一栅极结构和所述第二栅极结构之间的所述电介质壁的表面。
12.根据权利要求1至10中任一项所述的集成电路，其中，所述导电结构的底表面基本上与所述电介质层的底表面共平面。
13.一种印刷电路板，包括根据权利要求1至10中任一项所述的集成电路。
14.一种集成电路，包括：
15.根据权利要求14所述的集成电路，其中，所述半导体区包括多条半导体纳米带。
16.根据权利要求14所述的集成电路，还包括围绕所述半导体区并且沿所述栅电极的底表面的栅极电介质。
17.根据权利要求16所述的集成电路，其中，所述导电结构接触位于所述栅电极下的所述栅极电介质。
18.根据权利要求14所述的集成电路，其中，所述导电结构包括与所述一个或多个导电接触部相同的导电材料。
19.根据权利要求14至18中任一项所述的集成电路，其中，所述电介质壁是第一电介质壁，并且所述集成电路还包括第二电介质壁，所述第二电介质壁在所述第一方向上在所述一个或多个导电接触部中的两个导电接触部之间延伸并且在所述第一方向上延伸穿过所述栅电极的部分。
20.根据权利要求14至18中任一项所述的集成电路，其中，所述导电结构接触所述第二电介质壁的表面。
21.一种集成电路，包括：
22.根据权利要求21所述的集成电路，其中，所述第一接触部和所述第二接触部以及所述导电结构共同形成了导电材料的连续且一体的主体。
23.根据权利要求21或22所述的集成电路，其中，所述第一接触部和第二接触部均具有与所述上表面共平面的顶表面，所述第一电介质壁、所述第二电介质壁和所述第三电介质壁从所述上表面延伸。
24.根据权利要求21或22所述的集成电路，包括位于所述第一源极区或漏极区和所述第二源极区或漏极区中的每者下方并且横向位于所述第一电介质壁和所述第二电介质壁之间的电介质材料层，其中，所述电介质材料层的第一部分邻接所述导电结构的所述第一侧壁，并且所述电介质材料层的第二部分邻接所述导电结构的所述第二侧壁。
25.根据权利要求24所述的集成电路，其中，所述电介质材料层的所述第一部分和所述第二部分均具有与所述第一电介质壁和所述第二电介质壁延伸至的所述下表面共平面的底表面。
