本申请涉及显示屏，更具体地涉及一种显示屏驱动电路及芯片、显示系统和电子设备。
背景技术：
1、在中高阶显示屏中，通常采用能够输出高刷新脉宽调制(pulse widthmodulation，简称为pwm)信号的恒流驱动电路。目前恒流驱动电路依靠控制卡发送换行信号，两个换行信号之间的宽度等于行周期(即显示一行需要的时间)，它由消影时间和pwm显示时间组成。同时出于信号同步的考虑，行周期又是数据时钟周期dclk的整数倍。在视频源帧率确定的情况下，帧周期也是确定值(1/帧率)，基于行周期计算得到的实际显示完一帧的时间应小于等于该确定值才能正常显示。假设视频源帧率为60hz，则1帧的时间大约为16.6ms，以64扫3840刷新率为例，则一帧时间包含64*64＝4096个行时间，如果一行时间等于dclk周期的k倍，dclk周期用t表示，则全部显示完需要时间＝4096*k*t，该值需要小于16.6ms才能正常显示。
2、然而，由于数据时钟周期(data clock，简称为dclk)通过控制卡发送，其通常是一系列常用的值，例如8mhz、8.5mhz、9mhz......等，它们是离散非连续的，这使得显示完一帧的时间在一些应用中不能特别接近帧周期(16.6ms)，这两者之间的差值时间为帧间黑场。在帧间黑场时间大于一定值时，会导致显示到最后一组最后一行时实际刷新率变低，影响显示效果。
技术实现思路
1、根据本申请一方面，提供了一种显示屏驱动电路，该驱动电路包括：
2、行周期设置模块，用于设置初始行周期；
3、行周期补偿模块，用于将所有显示组进行分组得到多个补偿组，并基于每个所述补偿组对应的补偿值对所述补偿组内的每个显示组的初始行周期进行补偿；其中，每个所述补偿组包括一个或多个显示组。
4、在本申请的一个实施例中，所述行周期补偿模块，包括：
5、补偿组配置模块，用于配置补偿组的数量，并配置每个补偿组内的显示组的数量；
6、补偿值配置模块，用于对每个补偿组配置补偿值。
7、在本申请的一个实施例中，每个补偿组内的显示组的实际行周期等于所述初始行周期与补偿时间之和；
8、其中，所述补偿时间等于所述补偿值与时钟周期之积。
9、在本申请的一个实施例中，每个补偿组内配置的显示组数目相同。
10、在本申请的一个实施例中，所述驱动电路还包括：
11、判断模块，用于判断帧周期与显示完一帧图像的时间之差是否小于预设阈值；
12、其中，所述帧周期等于1/帧率，显示完一帧图像的时间等于所有显示组经补偿后的行周期之和与行扫数之积。
13、在本申请的一个实施例中，补偿组的数量与所述显示组的数量相同。
14、根据本申请另一方面，提供了一种驱动芯片，包括上述的驱动电路。
15、根据本申请再一方面，提供了一种显示系统，包括：控制卡、驱动芯片和显示阵列；
16、所述控制卡，用于对各个显示组的行周期进行补偿，以使得帧间黑场时间不超过预设范围；
17、所述驱动芯片，与所述控制卡连接，用于基于补偿后的行周期驱动所述显示阵列；
18、或，
19、所述驱动芯片，用于对各个显示组的行周期进行补偿，以使得帧间黑场时间不超过预设范围；
20、所述控制卡，与所述驱动芯片连接，用于基于所述补偿后的行周期发送控制指令，以通过所述驱动芯片驱动所述显示阵列。
21、在本申请的一个实施例中，所述驱动芯片为行列合一的芯片。
22、根据本申请又一方面，提供了一种电子设备，所述电子设备包括上述的显示系统。
23、本申请的显示屏驱动电路及芯片、显示系统和电子设备将所有的显示组进行分组得到多个补偿组，每个补偿组内的显示组采用同一个补偿值对初始行周期进行补偿，得到实际行周期，每个显示组各自以自身的实际行周期显示，最终使得显示一帧的实际时间尽可能接近帧周期，从而避免黑场时间过长而影响显示效果，实现了帧间黑场的打散，提高了显示屏的显示效果。
1.一种显示屏驱动电路，其特征在于，所述驱动电路包括：
2.根据权利要求1所述的驱动电路，其特征在于，所述行周期补偿模块，包括：
3.根据权利要求2所述的驱动电路，其特征在于，
4.根据权利要求2所述的恒流驱动电路，其特征在于，
5.根据权利要求2所述的驱动电路，其特征在于，还包括：
6.根据权利要求1-5任一项所述的驱动电路，其特征在于，
7.一种驱动芯片，其特征在于，包括权利要求1-6任一项所述的驱动电路。
8.一种显示系统，其特征在于，包括：控制卡、驱动芯片和显示阵列；
9.一种如权利要求8所述的显示系统，其特征在于，所述驱动芯片为行列合一的芯片。
10.一种电子设备，其特征在于，所述电子设备包括权利要求8或9所述的显示系统。
