半导体器件及其制备方法与流程

    技术2025-06-13  31


    本公开涉及集成电路领域,尤其涉及一种半导体器件及其制备方法。


    背景技术:

    1、热载流子为具有高能量的载流子,即动能高于平均热运动能量的载流子。当载流子从外界获得了很大能量时,即可成为热载流子。例如强电场作用下,载流子沿着电场方向不断加速即可获得很大的动能,形成热载流子,当热载流子获得超过势垒的动能后,便会注入到栅介质层中,当能量继续增加便会打断栅氧化层的共价键而产生界面缺陷,造成栅介质层的损伤,这就是热载流子注入效应。随着栅介质层损伤程度的增加,半导体器件的电流电压特性就会发生改变,当器件参数改变超过一定限度后,半导体器件就会失效。

    2、如何降低热载流子注入效应带来的风险,是目前亟需解决的问题。


    技术实现思路

    1、本公开实施例所要解决的技术问题是,提供一种半导体器件及其制备方法,其能够降低热载流子注入效应带来的风险。

    2、本公开实施例提供了一种半导体器件,包括:

    3、衬底,具有第一区域、设置在所述第一区域外侧的第二区域、及设置在所述第二区域外侧的第三区域,在垂直所述衬底表面的方向上,所述第一区域的表面高于所述第二区域的表面,且所述第二区域的表面高于所述第三区域的表面;

    4、栅极结构,设置在所述第一区域的所述衬底表面;

    5、栅极侧墙隔离层,覆盖所述栅极结构侧壁,且至少覆盖所述第二区域的所述衬底表面;

    6、源区及漏区,至少位于所述第三区域的所述衬底内。

    7、在一些实施例中,所述第一区域的表面与所述第二区域的表面的高度差、所述第二区域的表面与所述第三区域的表面的高度差相等。

    8、在一些实施例中,所述第一区域的表面与所述第二区域的表面的高度差为2.5nm-3.5nm,所述第二区域的表面与所述第三区域的表面的高度差为2.5nm-3.5nm。

    9、在一些实施例中,还包括轻掺杂漏区,所述轻掺杂漏区至少位于所述第二区域的所述衬底内。

    10、在一些实施例中,所述栅极结构包括栅介质层、栅极导电层及栅极覆盖层,所述栅介质层覆盖所述第一区域的所述衬底表面,所述栅极导电层覆盖所述栅介质层的部分表面,所述栅极覆盖层覆盖所述栅极导电层的表面,所述栅极侧墙隔离层包括:

    11、第一侧墙隔离层,所述第一侧墙隔离层覆盖所述栅极覆盖层的侧壁、所述栅极导电层的侧壁及所述栅介质层未被所述栅极导电层覆盖的表面。

    12、在一些实施例中,所述栅极侧墙隔离层还包括:第二侧墙隔离层,覆盖所述第一侧墙隔离层的侧壁、所述栅介质层的侧壁、所述第一区域的所述衬底的侧壁及所述第二区域的所述衬底的表面。

    13、在一些实施例中,所述栅极侧墙隔离层还包括:

    14、第三侧墙隔离层,至少覆盖所述第二侧墙隔离层的侧壁及所述第二区域的所述衬底的侧壁。

    15、本公开实施例还提供一种半导体器件的制备方法,其包括:

    16、提供衬底,所述衬底表面具有栅极结构;

    17、在所述衬底中形成第一区域、设置在所述第一区域外侧的第二区域、及设置在所述第二区域外侧的第三区域,在垂直所述衬底表面的方向上,所述第一区域的表面高于所述第二区域的表面,且所述第二区域的表面高于所述第三区域的表面,所述栅极结构设置在所述第一区域的所述衬底表面,栅极侧墙隔离层覆盖所述栅极结构侧壁,且至少覆盖所述第二区域的所述衬底表面;

    18、在所述衬底内形成源区及漏区,所述源区及漏区至少位于所述第三区域。

    19、在一些实施例中,提供衬底,所述衬底表面具有栅极结构的步骤之后包括:在所述衬底内形成轻掺杂漏区。

    20、在一些实施例中,所述栅极结构包括栅介质层、栅极导电层和栅极覆盖层,所述栅介质层覆盖所述衬底表面,所述栅极导电层覆盖所述栅介质层的部分表面,所述栅极覆盖层覆盖所述栅极导电层的表面,所述栅极侧墙隔离层包括第一侧墙隔离层,在所述衬底内形成轻掺杂漏区的步骤包括:

    21、形成所述第一侧墙隔离层,所述第一侧墙隔离层覆盖所述栅极覆盖层的侧壁、所述栅极导电层的侧壁、且覆盖所述栅介质层的部分表面;

    22、以所述第一侧墙隔离层、所述栅极覆盖层及栅极导电层为遮挡,对所述衬底进行掺杂,形成所述轻掺杂漏区

    23、在一些实施例中,在所述衬底中形成第一区域、设置在所述第一区域外侧的第二区域、及设置在所述第二区域外侧的第三区域的步骤包括:

    24、去除部分所述衬底,以使所述衬底形成被所述栅极结构覆盖的第一区域及设置在所述第一区域外侧的第二初始区域,在垂直所述衬底表面的方向上,所述第一区域的表面高于所述第二初始区域的表面;

    25、在所述第二初始区域去除部分所述衬底,以使所述衬底形成设置在所述第一区域外侧的第二区域及设置在所述第二区域外侧的第三区域,在垂直所述衬底表面的方向上,所述第一区域的表面高于所述第二区域的表面,且所述第二区域的表面高于所述第三区域的表面。

    26、在一些实施例中,所述栅极结构包括栅介质层、栅极导电层和栅极覆盖层,所述栅介质层覆盖所述衬底表面,所述栅极导电层覆盖所述栅介质层的部分表面,所述栅极覆盖层覆盖所述栅极导电层的表面,所述栅极侧墙隔离层包括第一侧墙隔离层,去除部分所述衬底,以使所述衬底形成被所述栅极结构覆盖的第一区域及设置在所述第一区域外侧的第二初始区域的步骤包括:

    27、形成所述第一侧墙隔离层,所述第一侧墙隔离层覆盖所述栅极覆盖层的侧壁、所述栅极导电层的侧壁、且覆盖所述栅介质层的部分表面;

    28、以所述第一侧墙隔离层、所述栅极覆盖层及栅极导电层作为遮挡,去除部分所述栅介质层及所述衬底,形成所述第一区域及所述第二初始区域,所述第一区域的所述衬底表面被所述栅介质层覆盖。

    29、在一些实施例中,所述栅极侧墙隔离层包括第二侧墙隔离层,在所述第二初始区域去除部分所述衬底的步骤包括:

    30、形成所述第二侧墙隔离层,所述第二侧墙隔离层覆盖所述第一侧墙隔离层的侧壁、所述栅介质层的侧壁、所述第一区域的所述衬底的侧壁及所述第二初始区域的所述衬底的部分表面;

    31、以所述第二侧墙隔离层、所述第一侧墙隔离层及所述栅极结构作为遮挡,去除部分所述衬底,形成所述第二区域及所述第三区域。

    32、在一些实施例中,所述栅极侧墙隔离层包括第三侧墙隔离层,在所述衬底内形成源区及漏区的步骤包括:

    33、形成所述第三侧墙隔离层,所述第三侧墙隔离层至少覆盖所述第二侧墙隔离层的侧壁及所述第二区域的所述衬底的侧壁;

    34、以所述第三侧墙隔离层、所述第二侧墙隔离层、所述第一侧墙隔离层及所述栅极结构作为遮挡,对所述衬底进行掺杂,形成所述源区及漏区。

    35、在一些实施例中,所述第三侧墙隔离层还覆盖所述第三区域的所述衬底的部分表面。

    36、在一些实施例中,提供衬底,所述衬底表面具有栅极结构的步骤之前还包括:对所述衬底进行离子注入,形成阱区,其中,离子注入的剂量为1*1012~5*1013cm-2。

    37、本公开实施例提供的半导体器件,在垂直所述衬底表面的方向上,所述衬底具有表面高度依次降低的第一区域、第二区域及第三区域,所述栅极结构设置在表面高度最高的所述第一区域,根据尖端效应,所述衬底中电场强度最大的点为所述第一区域与所述第二区域交界处的顶点以及所述第二区域与所述第三区域交界处的顶点,则所述衬底中电流最集中点所在位置与所述衬底中电场强度最大的点所在的位置分离,使得容易造成热载流子注入效应位置的粒子电离减少,进而减少热载流子数量,从而降低了热载流子注入效应的风险。

    38、本公开实施例提供的制备方法能够在所述衬底上形成表面高度依次降低的第一区域、第二区域及第三区域,所述栅极结构设置在表面高度最高的所述第一区域,从而可使所述衬底中电流最集中点所在位置与所述衬底中电场强度最大的点所在的位置分离,使容易造成热载流子注入效应位置的粒子电离减少,进而减少热载流子数量,从而降低了热载流子注入效应的风险。


    技术特征:

    1.一种半导体器件,其特征在于,包括:

    2.根据权利要求1所述的半导体器件,其特征在于,所述第一区域的表面与所述第二区域的表面的高度差、所述第二区域的表面与所述第三区域的表面的高度差相等。

    3.根据权利要求1所述的半导体器件,其特征在于,所述第一区域的表面与所述第二区域的表面的高度差为2.5nm-3.5nm,所述第二区域的表面与所述第三区域的表面的高度差为2.5nm-3.5nm。

    4.根据权利要求1所述的半导体器件,其特征在于,还包括轻掺杂漏区,所述轻掺杂漏区至少位于所述第二区域的所述衬底内。

    5.根据权利要求1~4任意一项所述的半导体器件,其特征在于,所述栅极结构包括栅介质层、栅极导电层及栅极覆盖层,所述栅介质层覆盖所述第一区域的所述衬底表面,所述栅极导电层覆盖所述栅介质层的部分表面,所述栅极覆盖层覆盖所述栅极导电层的表面,所述栅极侧墙隔离层包括:

    6.根据权利要求5所述的半导体器件,其特征在于,所述栅极侧墙隔离层还包括:第二侧墙隔离层,覆盖所述第一侧墙隔离层的侧壁、所述栅介质层的侧壁、所述第一区域的所述衬底的侧壁及所述第二区域的所述衬底的表面。

    7.根据权利要求6所述的半导体器件,其特征在于,所述栅极侧墙隔离层还包括:

    8.一种半导体器件的制备方法,其特征在于,包括:

    9.如权利要求8所述的半导体器件的制备方法,其特征在于,提供衬底,所述衬底表面具有栅极结构的步骤之后包括:在所述衬底内形成轻掺杂漏区。

    10.如权利要求9所述的半导体器件的制备方法,其特征在于,所述栅极结构包括栅介质层、栅极导电层和栅极覆盖层,所述栅介质层覆盖所述衬底表面,所述栅极导电层覆盖所述栅介质层的部分表面,所述栅极覆盖层覆盖所述栅极导电层的表面,所述栅极侧墙隔离层包括第一侧墙隔离层,在所述衬底内形成轻掺杂漏区的步骤包括:

    11.根据权利要求8所述的半导体器件的制备方法,其特征在于,在所述衬底中形成第一区域、设置在所述第一区域外侧的第二区域、及设置在所述第二区域外侧的第三区域的步骤包括:

    12.如权利要求11所述的半导体器件的制备方法,其特征在于,所述栅极结构包括栅介质层、栅极导电层和栅极覆盖层,所述栅介质层覆盖所述衬底表面,所述栅极导电层覆盖所述栅介质层的部分表面,所述栅极覆盖层覆盖所述栅极导电层的表面,所述栅极侧墙隔离层包括第一侧墙隔离层,去除部分所述衬底,以使所述衬底形成被所述栅极结构覆盖的第一区域及设置在所述第一区域外侧的第二初始区域的步骤包括:

    13.如权利要求12所述的半导体器件的制备方法,其特征在于,所述栅极侧墙隔离层包括第二侧墙隔离层,在所述第二初始区域去除部分所述衬底的步骤包括:

    14.如权利要求13所述的半导体器件的制备方法,其特征在于,所述栅极侧墙隔离层包括第三侧墙隔离层,在所述衬底内形成源区及漏区的步骤包括:形成所述第三侧墙隔离层,所述第三侧墙隔离层至少覆盖所述第二侧墙隔离层的侧壁及所述第二区域的所述衬底的侧壁;

    15.如权利要求14所述的半导体器件的制备方法,其特征在于,所述第三侧墙隔离层还覆盖所述第三区域的所述衬底的部分表面。


    技术总结
    本公开实施例提供一种半导体器件及其制备方法,半导体器件包括:衬底,具有第一区域、设置在第一区域外侧的第二区域、及设置在第二区域外侧的第三区域,在垂直衬底表面的方向上,第一区域的表面高于第二区域的表面,且第二区域的表面高于第三区域的表面;栅极结构,设置在第一区域的衬底表面;栅极侧墙隔离层,覆盖栅极结构侧壁,且至少覆盖第二区域的衬底表面;源区及漏区,至少位于第三区域的衬底内。在垂直衬底表面的方向上,衬底具有表面高度依次降低的第一区域、第二区域及第三区域,使得衬底中电流最集中点所在位置与衬底中电场强度最大的点所在的位置分离,减少热载流子数量,从而降低了热载流子注入效应的风险。

    技术研发人员:孙雨萌
    受保护的技术使用者:长鑫存储技术有限公司
    技术研发日:
    技术公布日:2024/10/24
    转载请注明原文地址:https://symbian.8miu.com/read-32374.html

    最新回复(0)