本发明涉及一种应用于高线性度宽带全差分运放的共模反馈电路，属于混合信号集成电路。
背景技术：
1、随着半导体工艺制程的不断发展，模拟电路对线性度和带宽的要求也在不断提高。全差分运算放大器作为各种模拟电路的核心电路，其性能限制成了多种模拟电路性能提升的瓶颈。
2、全差分运算放大器电路通常包括由nmos尾电流源和pmos电流源负载构成的串联通路，或由pmos尾电流源和nmos电流源负载构成的串联通路，上下串联通路的电流匹配需利用共模反馈技术实现，以保证全差分运算放大器中晶体管的工作状态正常，同时保证输出共模电压稳定。
3、传统共模反馈结构通常分为连续共模反馈结构和离散共模反馈结构，其中，连续共模反馈结构通常精度较高，但受制于反馈运放带宽，速度难以满足宽带全差分运放需求，离散共模反馈结构通常速度较高，但时钟和开关动作容易引入非线性，并且，当全差分运放输出端存在较大偏差时，连续共模反馈结构和离散共模反馈结构都难以实现快速纠正以维持稳定。
技术实现思路
1、本发明的目的在于克服现有技术的上述不足，提出一种应用于高线性度宽带全差分运放的共模反馈电路，为一种结合离散共模反馈单元、连续共模反馈单元和共模反馈调节单元的共模反馈电路，在保证共模反馈信号建立速度的同时，提高共模反馈信号建立精度，并保持共模反馈信号状态稳定，进而满足全差分运算放大器高增益、高线性度和高带宽的设计需求。
2、本发明为实现上述目的采用如下技术方案：
3、一种应用于高线性度宽带全差分运放的共模反馈电路，包括：
4、全差分运算放大器，输入端接收全差分输入信号vip和vin，对所述全差分输入信号vip和vin进行放大，得到放大后的输出信号vp和vn；
5、输出缓冲器，输入端接收全差分运算放大器的输出信号vp和vn，对所述输出信号vp和vn进行缓冲和隔离，得到输出信号vop和von；
6、连续共模反馈单元，接收输出缓冲器的输出信号vop和von，计算连续共模反馈信号vcmfb1，采用所述连续共模反馈信号vcmfb1反馈调节全差分运算放大器的电流源负载晶体管m7和m8；
7、离散共模反馈单元，接收输出缓冲器的输出信号vop和von，计算离散共模反馈信号vcmfb2，采用所述离散共模反馈信号vcmfb2反馈调节全差分运算放大器的电流源负载晶体管m9和m10；
8、共模反馈调节单元，输入端接收全差分放大器的输出信号vp和vn，对所述输出信号vp和vn进行缓冲和隔离，并计算共模反馈调节信号vcmfb3，采用所述共模反馈调节信号vcmfb3反馈调节全差分运算放大器的晶体管m21和m22。
9、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述全差分运算放大器为全差分结构，包括尾电流源第一nmos晶体管m1和第二nmos晶体管m2、全差分输入对管第三nmos晶体管m3和第四nmos晶体管m4、共栅级第十九pmos晶体管和第二十pmos晶体管m20、共模反馈调节第二十一nmos晶体管m21和第二十二nmos晶体管m22、辅助运放amp2、电流源负载第五pmos晶体管m5和第六pmos晶体管m6、电流源负载第七pmos晶体管m7和第八pmos晶体管m8，以及电流源负载第九pmos晶体管m9和第十pmos晶体管m10；
10、第一nmos晶体管m1的栅极和漏极与第二nmos晶体管m2的栅极相连，共同连接至信号vb1，第一nmos晶体管m1的源极与第二nmos晶体管m2的源极共同连接至gnd；第二nmos晶体管m2的漏极与第三nmos晶体管m3的源极和第四nmos晶体管m4的源极相连；第三nmos晶体管m3的栅极与正输入信号vip相连，第三nmos晶体管m3的漏极与第十九pmos晶体管m19的漏极和第二十一nmos晶体管m21的源极相连；第四nmos晶体管m4的栅极与负输入信号vin相连，第四nmos晶体管m4的漏极与第二十pmos晶体管m20的漏极和第二十二nmos晶体管m22的源极相连；第十九pmos晶体管m19的栅极与第二十一nmos晶体管m21的漏极和辅助运放amp2的正输出端相连，第十九pmos晶体管m19的源极与第五pmos晶体管m5的漏极、第八pmos晶体管m8的漏极、第十pmos晶体管m10的漏极和辅助运放amp2的负输入端相连；第二十pmos晶体管m20的栅极与第二十二nmos晶体管m22的漏极和辅助运放amp2的负输出端相连，第二十pmos晶体管m20的源极与第六pmos晶体管m6的漏极、第七pmos晶体管m7的漏极、第九pmos晶体管m9的漏极和辅助运放amp2的正输入端相连；第二十一nmos晶体管m21的栅极和第二十二nmos晶体管m22的栅极共同连接至共模反馈调节信号vcmfb3；第五pmos晶体管m5的栅极与第六pmos晶体管m6的栅极共同连接至信号vb2，第五pmos晶体管m5的源极与第六pmos晶体管m6的源极、第七pmos晶体管m7的源极、第八pmos晶体管m8的源极、第九pmos晶体管m9的源极和第十pmos晶体管m10的源极共同连接至vdd；第七pmos晶体管m7的栅极和第八pmos晶体管m8的栅极共同连接至连续共模反馈信号vcmfb1；第九pmos晶体管m9的栅极和第十pmos晶体管m10的栅极共同连接至离散共模反馈信号vcmfb2。
11、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述输出缓冲器(200)包括尾电流源第十一nmos晶体管m11和第十二nmos晶体管m12、全差分输入对管第十三nmos晶体管m13和第十四nmos晶体管m14、电流源负载第十五nmos晶体管m15；
12、第十一nmos晶体管m11的栅极与第十二nmos晶体管m12的栅极共同连接至信号vb3，第十一nmos晶体管m11的源极与第十二nmos晶体管的源极共同连接至gnd，第十一nmos晶体管m11的漏极与第十三nmos晶体管m13的源极相连；第十二nmos晶体管m12的漏极与第十四nmos晶体管m14的源极相连；第十三nmos晶体管m13的栅极与第三nmos晶体管m3的漏极、第十九pmos晶体管m19的漏极和第二十一nmos晶体管m21的源极相连，第十三nmos晶体管m13的漏极与第十四nmos晶体管m14的漏极和第十五nmos晶体管m15的源极相连；第十四nmos晶体管m14的栅极与第四nmos晶体管m4的漏极、第二十pmos晶体管m20的漏极和第二十二nmos晶体管m22的源极相连；第十五nmos晶体管的栅极和漏极共同连接至vdd。
13、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述的连续共模反馈单元包括第一反馈电阻r1、第二反馈电阻r2和第一运放amp1；
14、第一反馈电阻r1的第一端与第十二nmos晶体管m12的漏极、第十四nmos晶体管m14的源极、第三反馈电容c3的第一端和第五开关s5的第一端相连，第一反馈电阻r1的第二端与第二反馈电阻r2的第二端和第一运放amp1的正输入端相连；第二反馈电阻r2的第一端与第十一nmos晶体管m11的漏极、第十三nmos晶体管m13的源极、第七开关s7的第一端和第四反馈电容c4的第一端相连；第一运放amp1的负输入端与参考信号vref0相连，第一运放的输出端为连续共模反馈信号vcmfb1。
15、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述连续共模反馈单元的第一电阻r1和第二电阻r2计算得到输出缓冲器(200)输出信号vop和von的共模信号，所述输出缓冲器(200)输出信号vop和von的共模信号与参考信号vref0做差后经过第一运放amp1放大，得到连续共模反馈信号vcmfb1。
16、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述连续共模反馈单元中连续共模反馈信号vcmfb1对全差分运算放大器的电流源负载晶体管m7和m8进行负反馈调节。
17、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述离散共模反馈单元包括第一反馈电容c1、第二开关s2、第四开关s4、第五开关s5、第六开关s6、第二反馈电容c2、第一开关s1、第三开关s3、第七开关s7、第八开关s8、第三反馈电容c3和第四反馈电容c4；
18、第一反馈电容c1的第一端与第二开关s2的第二端和第五开关s5的第二端相连，第一反馈电容c1的第二端与第四开关s4的第二端和第六开关的第一端相连；第二反馈电容c2的第一端与第一开关s1的第二端和第七开关s7的第二端相连，第二反馈电容c2的第二端与第三开关s3的第二端和第八开关s8的第一端相连；第一开关s1的第一端与第二开关s2的第一端共同连接至参考信号vref1；第三开关s3的第一端与第四开关s4的第一端共同连接至参考信号verf2；第五开关s5的第一端与第十二nmos晶体管m12的漏极、第十四nmos晶体管m14的源极、第三反馈电容c3的第一端和第一反馈电阻r1的第一端相连；第七开关s7的第一端与第十一nmos晶体管m11的漏极、第十三nmos晶体管m13的源极、第四反馈电容c4的第一端和第二反馈电阻r2的第一端相连；第六开关s6的第二端与第八开关s8的第二端、第三反馈电容c3的第二端和第四反馈电容c4的第二端共同连接至离散共模反馈信号vcmfb2。
19、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述离散共模反馈单元中的第一反馈电容c1和第二反馈电容c2工作在两项不交叠时钟相位，包括参考信号采样相位和离散共模反馈信号运算相位；
20、当离散共模反馈单元工作在参考信号采样相位时，第一开关s1、第二开关s2、第三开关s3和第四开关s4导通使能，使能期间实现第一反馈电容c1和第二反馈电容c2对参考信号vref1和参考信号vref2的采样；
21、当离散共模反馈单元工作在离散共模反馈信号运算相位时，第五开关s5、第六开关s6、第七开关s7和第八开关s8导通使能，使能期间实现第一反馈电容c1和第二反馈电容c2运算得到离散共模反馈信号vcmfb2，用于控制离散共模反馈调节晶体管第九pmos晶体管m9和第十pmos晶体管m10，实现离散共模反馈调节。
22、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述离散共模反馈单元中的第三反馈电容c3和第四反馈电容c4始终连入反馈回路，用于实现当第一反馈电容c1和第二反馈电容c2工作在参考信号采样相位时，建立离散共模反馈信号vcmfb2。
23、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述离散共模反馈单元中离散共模反馈信号vcmfb2对全差分运算放大器的电流源负载晶体管m9和m10进行负反馈调节。
24、在上述应用于高线性度宽带全差分运放的共模反馈电路中，离散共模反馈调节单元包括尾电流源第十六pmos晶体管m16、全差分输入对管第十七pmos晶体管m17和第十八pmos晶体管m18、第三反馈电阻r3和第四反馈电阻r4、第三运放amp3；
25、第十六pmos晶体管m16的栅极连接至信号vb4，第十六pmos晶体管m16的源极连接至vdd，第十六pmos晶体管m16的漏极与第三反馈电阻r3的第一端、第四反馈电阻r4的第一端和第三运放amp3的负输入端相连；第十七pmos晶体管m17的栅极与第十三nmos晶体管m13的栅极、第三nmos晶体管m3的漏极、第十九pmos晶体管m19的漏极和第二十一nmos晶体管m21的源极相连，第十七pmos晶体管m17的源极与第三反馈电阻r3的第二端相连，第十七pmos晶体管m17的漏极和第十八pmos晶体管m18的漏极共同连接至gnd；第十八pmos晶体管m18的栅极与第十四nmos晶体管m14的栅极、第四nmos晶体管m4的漏极、第二十pmos晶体管m20的漏极和第二十二nmos晶体管m22的源极相连，第十八pmos晶体管m18的源极与第四反馈电阻r4的第二端相连；第三运放的正输入端与参考信号vref3相连，第三运放的输出端为共模反馈调节信号vcmfb3。
26、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述共模反馈调节单元的第三反馈电阻r3和第四反馈电阻r4计算得到全差分运算放大器共模信号，参考信号vref3与所述全差分运算放大器共模信号做差后经过第三运放amp3放大，得到共模反馈调节信号vcmfb3。
27、在上述应用于高线性度宽带全差分运放的共模反馈电路中，所述共模反馈调节单元中共模反馈调节信号vcmfb3对全差分运算放大器的晶体管m21和m22进行负反馈调节。
28、本发明实施例与现有技术相比包含如下至少一项有益效果：
29、(1)、本发明实施例提供一种应用于高线性度宽带全差分运放的共模反馈电路，包括全差分运算放大器、输出缓冲器、离散共模反馈单元、连续共模反馈单元和共模反馈调节单元，全差分运算放大器的输出信号经过输出缓冲器进行缓冲和隔离，输出缓冲器的输出信号分别经过连续共模反馈单元和离散共模反馈单元运算得到连续共模反馈信号和离散共模反馈信号，连续共模反馈信号和离散共模反馈信号共同实现对全差分运算放大器电流源负载的反馈调节；同时，输出信号可以经过共模反馈调节单元得到共模反馈调节信号，实现大信号调节；本发明在全差分运算放大器中，同时采用离散共模反馈单元、连续共模反馈单元和共模反馈调节单元，可快速、准确实现共模信号建立和调节；本发明可以提高全差分运算放大器增益和带宽，提高电路稳定性，能够满足高线性度宽带全差分运放的设计需求。
30、(2)、本发明实施例基于全差分运算放大器上下电流匹配的需求，采用了一种结合连续共模反馈单元、离散共模反馈单元和共模反馈调节单元的共模反馈电路，以保证全差分运算放大器共模信号的快速正确建立与稳定。
31、(3)、本发明实施例由于采用了结合连续共模反馈单元、离散共模反馈单元和共模反馈调节单元的共模反馈电路，可同时满足全差分运算放大器对高线性度和高带宽的要求，并且电路易于实现，无需消耗过多功耗和面积。
32、(4)、本发明实施例采用的结合连续共模反馈单元、离散共模反馈单元和共模反馈调节单元的共模反馈电路，可广泛应用于不同的全差分运算放大器结构中，实现共模反馈信号的快速、准确建立与稳定，技术可移植性强。
1.一种应用于高线性度宽带全差分运放的共模反馈电路，其特征在于，包括：
2.根据权利要求1所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述全差分运算放大器(100)为全差分结构，包括尾电流源第一nmos晶体管m1和第二nmos晶体管m2、全差分输入对管第三nmos晶体管m3和第四nmos晶体管m4、共栅级第十九pmos晶体管和第二十pmos晶体管m20、共模反馈调节第二十一nmos晶体管m21和第二十二nmos晶体管m22、辅助运放amp2、电流源负载第五pmos晶体管m5和第六pmos晶体管m6、电流源负载第七pmos晶体管m7和第八pmos晶体管m8，以及电流源负载第九pmos晶体管m9和第十pmos晶体管m10；
3.根据权利要求1所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述输出缓冲器(200)包括尾电流源第十一nmos晶体管m11和第十二nmos晶体管m12、全差分输入对管第十三nmos晶体管m13和第十四nmos晶体管m14、电流源负载第十五nmos晶体管m15；
4.根据权利要求1所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述的连续共模反馈单元(300)包括第一反馈电阻r1、第二反馈电阻r2和第一运放amp1；
5.根据权利要求4所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述连续共模反馈单元(300)的第一电阻r1和第二电阻r2计算得到输出缓冲器(200)输出信号vop和von的共模信号，所述输出缓冲器(200)输出信号vop和von的共模信号与参考信号vref0做差后经过第一运放amp1放大，得到连续共模反馈信号vcmfb1。
6.根据权利要求5所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述连续共模反馈单元(300)中连续共模反馈信号vcmfb1对全差分运算放大器(100)的电流源负载晶体管m7和m8进行负反馈调节。
7.根据权利要求1所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述离散共模反馈单元(400)包括第一反馈电容c1、第二开关s2、第四开关s4、第五开关s5、第六开关s6、第二反馈电容c2、第一开关s1、第三开关s3、第七开关s7、第八开关s8、第三反馈电容c3和第四反馈电容c4；
8.根据权利要求7所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述离散共模反馈单元(400)中的第一反馈电容c1和第二反馈电容c2工作在两项不交叠时钟相位，包括参考信号采样相位和离散共模反馈信号运算相位；
9.根据权利要求7或8所述的一种应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述离散共模反馈单元(400)中的第三反馈电容c3和第四反馈电容c4始终连入反馈回路，用于实现当第一反馈电容c1和第二反馈电容c2工作在参考信号采样相位时，建立离散共模反馈信号vcmfb2。
10.根据权利要求7或8所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述离散共模反馈单元(400)中离散共模反馈信号vcmfb2对全差分运算放大器(100)的电流源负载晶体管m9和m10进行负反馈调节。
11.根据权利要求1所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：离散共模反馈调节单元(500)包括尾电流源第十六pmos晶体管m16、全差分输入对管第十七pmos晶体管m17和第十八pmos晶体管m18、第三反馈电阻r3和第四反馈电阻r4、第三运放amp3；
12.根据权利要求11所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述共模反馈调节单元(500)的第三反馈电阻r3和第四反馈电阻r4计算得到全差分运算放大器(100)共模信号，参考信号vref3与所述全差分运算放大器(100)共模信号做差后经过第三运放amp3放大，得到共模反馈调节信号vcmfb3。
13.根据权利要求12所述的应用于高线性度宽带全差分运放的共模反馈电路，其特征在于：所述共模反馈调节单元(500)中共模反馈调节信号vcmfb3对全差分运算放大器(100)的晶体管m21和m22进行负反馈调节。
