本公开整体涉及使用有源电感器来控制输入信号与输出信号之间的时间延迟，并且更具体地涉及使用有源电感器调制来控制输入信号与输出信号之间的时间延迟。
背景技术：
1、在具有高电容性负载的高带宽应用诸如时钟分配网络中，可通过使用有源电感器，即其阻抗随着跨所关注频率范围的频率而上升的无电感器电路，来改进时序。然而，使用有源电感器可能增加功率消耗和必要的电压余量。随着有源电感器的强度增加，功率和电压余量两者都增加。此外，虽然有源电感器的使用可减小输入信号与输出电压之间的时间延迟，但是有源电感器可限制输出电压的电压摆幅。因此，需要在不使用过量功率并且不使输出电压的电压摆幅降级的情况下控制输入信号与输出信号之间的时序延迟。
技术实现思路
1、根据一个或多个示例的一方面，提供了一种有源电感器调制器电路，该有源电感器调制器电路包括：电路，该电路用于基于时钟信号接收输入信号并且在该电路的输出端子处提供输出信号；经调制有源电感器，该经调制有源电感器耦接到该电路以改进该输入信号与所提供的输出信号之间的时间延迟；和调制时钟电路，该调制时钟电路用于生成经延迟时钟信号以在该输出信号从第一逻辑状态转变到第二逻辑状态之前启用该经调制有源电感器。该调制时钟电路可接收该时钟信号并且生成相对于该时钟信号延迟的该经延迟时钟信号。
2、该经调制有源电感器可包括反相器、与该反相器并联耦接的电阻器以及与该电阻器和该反相器串联耦接的电容器，其中该电阻器和该反相器耦接到该电路的提供该输出信号的输出端子。该经调制有源电感器可包括反相器、与该反相器并联耦接的电阻器、与该电阻器串联耦接的电容器、耦接到电压供应的第一开关和耦接到地的第二开关，其中该第一开关和该第二开关耦接到该反相器。该调制时钟电路可生成与所生成的经延迟时钟信号异相180度的互补经延迟时钟信号。该互补经延迟时钟信号和该经延迟时钟信号用于分别接通该第一开关和该第二开关。
3、该调制时钟电路可在该输出电压从该第一逻辑状态到该第二逻辑状态的转变之后禁用该经调制有源电感器。
4、该第一逻辑状态可以是逻辑低状态，并且该第二逻辑状态可以是逻辑高状态。
5、该经调制有源电感器可包括具有串联耦接的第一p沟道mosfet和第二p沟道mosfet的反相器、耦接在该第一p沟道mosfet的栅极端子与漏极端子之间的电阻器和耦接在该第一p沟道mosfet的栅极端子与地之间的电容器。该第二p沟道mosfet包括用于接收该经延迟时钟信号的栅极端子、耦接到电压供应的源极端子和耦接到该第一p沟道mosfet的源极端子的漏极端子。可在该第一p沟道mosfet的该漏极端子处提供该输出信号。
6、该经调制有源电感器可包括具有串联耦接的第一p沟道mosfet和第二p沟道mosfet的反相器，该第一p沟道mosfet和该第二p沟道mosfet用于基于该经延迟时钟信号选择性地将该电路的该输出端子耦接到电压供应。该第二p沟道mosfet的栅极端子用于接收该经延迟时钟信号，并且该第一p沟道mosfet的栅极端子耦接到电容器并且经由电阻器耦接到该电路的该输出端子。该第一p沟道mosfet和该第二p沟道mosfet用于在该输出信号的上升沿之前将该电路的该输出端子耦接到该电压供应。
7、该经调制有源电感器可包括具有串联耦接的第一n沟道mosfet和第二n沟道mosfet的反相器、耦接在该第二n沟道mosfet的栅极端子与漏极端子之间的电阻器和耦接在该第二n沟道mosfet的栅极端子与地之间的电容器。该第一n沟道mosfet可包括耦接到该调制时钟电路以接收该经延迟时钟信号的栅极端子、耦接到地的源极端子和耦接到该第二n沟道mosfet的源极端子的漏极端子。可在该第二n沟道mosfet的该漏极端子处提供该输出信号。
8、该经调制有源电感器可包括具有串联耦接的第一n沟道mosfet和第二n沟道mosfet的反相器，该第一n沟道mosfet和该第二n沟道mosfet用于基于该经延迟时钟信号选择性地将该电路的该输出端子耦接到地。该第一n沟道mosfet的栅极端子用于接收该经延迟时钟信号，并且该第二n沟道mosfet的栅极端子耦接到电容器并且经由电阻器耦接到该电路的该输出端子。该第一n沟道mosfet和该第二n沟道mosfet用于在该输出信号的下降沿之前将该电路的该输出端子耦接到地。
9、根据一个或多个示例的方面，提供了一种改进电路的输入信号与输出信号之间的时间延迟的方法。该方法可包括：基于时钟信号接收该输入信号；基于该时钟信号生成经延迟时钟信号；基于该经延迟时钟信号在该输出信号从第一逻辑状态到第二逻辑状态的转变之前启用耦接到该电路的经调制有源电感器；以及输出相对于该输入信号时间延迟了该时间延迟的该输出信号。该经延迟时钟信号可被生成以使得该经延迟时钟信号相对于该时钟信号被延迟。
10、该方法可包括生成与该经延迟时钟信号异相180度的互补经延迟时钟信号。启用该经调制有源电感器包括分别基于该互补经延迟时钟信号和该经延迟时钟信号接通该经调制有源电感器的第一开关和第二开关。可在该输出信号从该第一逻辑状态到该第二逻辑状态的该转变之后禁用该经调制有源电感器。该第一逻辑状态可以是逻辑低状态，并且该第二逻辑状态可以是逻辑高状态。该第一逻辑状态可以是逻辑高状态，并且该第二逻辑状态可以是逻辑低状态。
11、启用该经调制有源电感器包括在该输出信号的上升沿之前基于该经延迟时钟信号将该电路的输出端子耦接到电压供应。启用该经调制有源电感器包括在该输出信号的下降沿之前基于该经延迟时钟信号将该电路的输出端子耦接到地。
1.一种有源电感器调制器电路，包括：
2.根据权利要求1所述的有源电感器调制器电路，其中所述调制时钟电路用于接收所述时钟信号并且生成所述经延迟时钟信号，其中所述经延迟时钟信号相对于所述时钟信号被延迟。
3.根据权利要求1所述的有源电感器调制器电路，其中所述经调制有源电感器包括反相器、与所述反相器并联耦接的电阻器和与所述电阻器和所述反相器串联耦接的电容器；并且
4.根据权利要求1所述的有源电感器调制器电路，其中所述经调制有源电感器包括反相器、与所述反相器并联耦接的电阻器、与所述电阻器串联耦接的电容器、耦接到电压供应的第一开关和耦接到地的第二开关，其中所述第一开关和所述第二开关耦接到所述反相器；
5.根据权利要求1所述的有源电感器调制器电路，其中所述调制时钟电路用于在所述输出信号从所述第一逻辑状态到所述第二逻辑状态的所述转变之后禁用所述经调制有源电感器。
6.根据权利要求1所述的有源电感器调制器电路，其中所述第一逻辑状态是逻辑低状态，并且所述第二逻辑状态是逻辑高状态。
7.根据权利要求6所述的有源电感器调制器电路，其中所述经调制有源电感器包括具有串联耦接的第一p沟道mosfet和第二p沟道mosfet的反相器、耦接在所述第一p沟道mosfet的栅极端子与漏极端子之间的电阻器和耦接在所述第一p沟道mosfet的所述栅极端子与地之间的电容器；并且
8.根据权利要求6所述的有源电感器调制器电路，其中所述经调制有源电感器包括具有串联耦接的第一p沟道mosfet和第二p沟道mosfet的反相器，所述第一p沟道mosfet和所述第二p沟道mosfet用于基于所述经延迟时钟信号选择性地将所述电路的所述输出端子耦接到电压供应；
9.根据权利要求1所述的有源电感器调制器电路，其中所述第一逻辑状态是逻辑高状态，并且所述第二逻辑状态是逻辑低状态。
10.根据权利要求9所述的有源电感器调制器电路，其中所述经调制有源电感器包括具有串联耦接的第一n沟道mosfet和第二n沟道mosfet的反相器、耦接在所述第二n沟道mosfet的栅极端子与漏极端子之间的电阻器和耦接在所述第二n沟道mosfet的所述栅极端子与地之间的电容器；并且
11.根据权利要求9所述的有源电感器调制器电路，其中所述经调制有源电感器包括具有串联耦接的第一n沟道mosfet和第二n沟道mosfet的反相器，所述第一n沟道mosfet和所述第二n沟道mosfet用于基于所述经延迟时钟信号选择性地将所述电路的所述输出端子耦接到地；
12.一种改进电路的输入信号与输出信号之间的时间延迟的方法，所述方法包括：
13.根据权利要求12所述的方法，其中所述生成所述经延迟时钟信号包括生成所述经延迟时钟信号使得所述经延迟时钟信号相对于所述时钟信号被延迟。
14.根据权利要求12所述的方法，包括生成与所述经延迟时钟信号异相180度的互补经延迟时钟信号；并且
15.根据权利要求12所述的方法，包括在所述输出信号从所述第一逻辑状态到所述第二逻辑状态的所述转变之后禁用所述经调制有源电感器电路。
16.根据权利要求12所述的方法，其中所述第一逻辑状态是逻辑低状态并且所述第二逻辑状态是逻辑高状态。
17.根据权利要求16所述的方法，其中所述启用所述经调制有源电感器包括在所述输出信号的上升沿之前基于所述经延迟时钟信号将所述电路的输出端子耦接到电压供应。
18.根据权利要求12所述的方法，其中所述第一逻辑状态是逻辑高状态并且所述第二逻辑状态是逻辑低状态。
19.根据权利要求18所述的方法，其中所述启用所述经调制有源电感器包括在所述输出信号的下降沿之前基于所述经延迟时钟信号将所述电路的输出端子耦接到地。
