本发明涉及一种耐漏极电压冲击的碳化硅vdmos的制备方法。
背景技术：
1、碳化硅vdmos是碳化硅功率器件的典型代表，在电动汽车、航空航天、电力转换等领域有广泛的应用；随着碳化硅vdmos结构和制备工艺的发展，推动器件导通电阻降低和可靠性提高；而对于沟槽栅器件，其容易受到漏极偶尔的电压冲击，容易产生不可恢复的损伤，所以亟需提高漏源和漏栅的抗电压冲击能力能，以有效提高器件的可靠性。
技术实现思路
1、本发明要解决的技术问题，在于提供一种耐漏极电压冲击的碳化硅vdmos的制备方法，能提高器件的耐漏极电压冲击能力的同时提高开关速度。
2、本发明是这样实现的：一种耐漏极电压冲击的碳化硅vdmos的制备方法，包括如下步骤：
3、步骤1、在所述碳化硅衬底的下侧面淀积金属，形成漏极金属层；在碳化硅衬底上侧面外延生长，形成漂移层；
4、步骤2、在漂移层上形成阻挡层，刻蚀阻挡层形成通孔，对漂移层进行离子注入，形成导电层；
5、步骤3、去除阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，对漂移层进行离子注入，形成保护层；
6、步骤4、去除阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，对漂移层进行离子注入，形成掩蔽层；
7、步骤5、去除阻挡层，对漂移层进行离子注入，形成阱区；
8、步骤6、在漂移层上形成阻挡层，刻蚀阻挡层形成通孔，对阱区进行离子注入，形成n型源区；
9、步骤7、去除阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，对阱区进行离子注入，形成p型源区；
10、步骤8、去除阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，刻蚀漂移层至n型源区以及p型源区上侧面，淀积金属，形成源极金属层；
11、步骤9、去除阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，并刻蚀漂移层以及阱区至所述掩蔽层上侧面，氧化形成栅介质层，所述栅介质层内设有沟槽；
12、步骤10、去除原阻挡层，重新形成阻挡层，刻蚀阻挡层形成通孔，淀积金属，形成栅极金属层。
13、本发明的优点在于：
14、一、本发明采用沟槽栅结构，器件具备低导通电阻的特点；
15、二、本发明在阱区下方构建了保护层，若漏极出现大的电压冲击时，电场在p型保护层快速缓冲，对器件的源区和阱区结构不产生影响，提高器件漏极的源极的电压冲击；
16、三、本发明的栅极金属层正下方构建了掩蔽层和导电层，该掩蔽层掺杂浓度高，导电层为n型高掺杂，电场在n型区域扩散时，在该区域由于掺杂浓度高而扩散速度减慢，综合实现在栅极下方电场的扩散速度，提高栅极耐漏极电压冲击的能力；
17、四、本发明导电层与掩蔽层之间有一层漂移层，这是为了避免导电层减弱掩蔽层对栅极绝缘介质处的电场缓冲；
18、五、本发明导电层实现器件栅漏电容的屏蔽，有效降低器件的栅漏电容，提高器件的开关速度；
19、六、本发明导电层将来自于n型源区的电子向中间区域引流，降低器件的总导通电阻。
1.一种耐漏极电压冲击的碳化硅vdmos的制备方法，其特征在于：包括如下步骤：
2.如权利要求1所述的一种耐漏极电压冲击的碳化硅vdmos的制备方法，其特征在于：所述导电层位于所述凹槽正下方。
3.如权利要求1所述的一种耐漏极电压冲击的碳化硅vdmos的制备方法，其特征在于：所述碳化硅衬底、漂移层以及导电层均为n型；所述保护层、掩蔽层以及阱区均为p型。
4.如权利要求1所述的一种耐漏极电压冲击的碳化硅vdmos的制备方法，其特征在于：所述导电层上侧面到掩蔽层下侧面的距离为200nm；所述掩蔽层的厚度为100nm；所述保护层的厚度为330nm。
5.如权利要求1所述的一种耐漏极电压冲击的碳化硅vdmos的制备方法，其特征在于：所述导电层的厚度为300nm。
6.如权利要求1所述的一种耐漏极电压冲击的碳化硅vdmos的制备方法，其特征在于：所述碳化硅衬底的掺杂浓度为2e18cm-3，所述漂移层的掺杂浓度为6e16cm-3，所述导电层的掺杂浓度为5e17cm-3，所述保护层的掺杂浓度为8e17cm-3，所述掩蔽层的掺杂浓度为2e18cm-3，所述阱区的掺杂浓度为5e17 cm-3，所述n型源区的掺杂浓度为2e18cm-3，所述p型源区的掺杂浓度为1e19cm-3。
