本发明涉及电子自动化设计，特别涉及一种基于时间段的线性规划晶圆级芯片架构寻优方法、系统及存储介质。
背景技术：
1、随着人工智能、云计算、智算网络等领域的发展，行业应用、科研工作对算力要求越来越高。晶圆级芯片通过将预制件或芯粒在晶圆上高密度、异质异构集成，突破单芯片制造工艺极限，从而满足当前多个场景下的算力需求。然而晶圆级芯片体系架构设计过程中需要权衡架构设计参数对芯片多方面性能的影响，如制造成本、性能、功耗等。目前面向微架构设计、系统级芯片soc（system on chip）、粗粒度可重构阵列cgra（coarse-grainedreconfigurable array）已提出多种架构自动探索的方法。如nvidia提出的自动优化设计空间的框架magnet，可将神经网络映射到cgra上。boom-explorer一种用于riscv微架构设计空间自动探索框架。gia一种用于chiplet敏捷集成的可重用通用中间层（interposer）体系结构，该架构使用一种端到端设计自动化框架，可以自动生成最优的系统设计方案，包括chiplet的选择、片间网络配置、chiplet的布局和特定工作负载在gia上的映射。theseus，一种面向大模型（large languagemodel,llm）的高效晶圆级芯片设计空间探索框架。
2、已有技术的缺点是：
3、（1）基于dse（design space explore）方式的架构寻优方法，前期需要人工设计设计空间参数，缺少灵活性。例如magnet、boom-explorer以及theseus，均需要对设计空间参数提前定义，模型只能在给出的参数中进行组合，生成的架构性能极大依赖前期设计空间参数的质量。若最优体系架构在设计空间参数取值范围以外，则无法找到最优架构。并且dse通常是在某种确定架构框架下，探索内部组件参数，例如缓冲区位宽、存储容量、寄存器的数目、缓冲区条目等。而晶圆级架构设计通常没有固定的架构框架。
4、（2）目前已有技术大多用于非晶圆级芯片的设计，面对晶圆级芯片高密度集成的特点以及其潜在的巨大设计空间，已有的方法无法很好的迁移应用。其中magnet面向cgra、boom-explorer面向微架构，gia则是面向chiplet。theseus虽然是面向晶圆级芯片，但是基于dse方法进行架构探索，面向应用是llm大模型，无法直接应用到其他应用领域。
5、（3）目前已有技术的架构性能评估需要仿真器的支持，需要在精确性与仿真效率之间进行权衡，架构寻优的时间较长。传统的dse方法通常使用周期（cycle）精确级模拟器进行架构性能评估，这在晶圆级芯片的集成规模下将会很耗时。boom-explorer与theseus通过提前训练神经网络模型，能够对架构进行快速的性能评估。但神经网络训练需要大量的高质量数据，即使是小样本训练也需要上千条数据样本。这些样本的获取与处理需要大量的时间与人力成本。并且神经网络方法通常视为一个黑盒，内部的机理无法给出清晰的解释。
6、（4）目前已有的基于固定拓扑排序的线性规划晶圆级芯片架构寻优方法，设置如下约束条件：“多个可并行任务不能同时占用同一芯粒”。然而可并行的任务存在多种拓扑序列。不同的拓扑序列面向相同架构映射任务，会有不同的性能表现。最优解有可能不在选取的固定拓扑序中而是在其他拓扑序列中。随着计算任务数量增大，拓扑序成指数级增长，无法遍历所有的拓扑序列对架构进行性能评估。因此亟需找到一种能寻找到全局最优解的晶圆级芯片架构寻优方法。
技术实现思路
1、本发明旨在解决晶圆级芯片缺少一种较为通用的体系架构探索方法；面向晶圆级芯片寻优探索空间大，需要仿真器参与完整架构的性能仿真，寻优耗时长；固定拓扑排序可能无法找到全局最优解的问题，提出一种基于时间段的线性规划晶圆级芯片架构寻优方法、系统及存储介质，在提高寻优效率的同时，提升搜索到全局最优解的概率。
2、为实现上述目的，所采取的技术方案是：
3、一种基于时间段的线性规划晶圆级芯片架构寻优方法，包含：
4、通过输入的芯粒信息与晶圆信息自动生成一组候选核组，对候选核组进行初步筛选；
5、对筛选后的候选核组进行组内布局，进行核组的二次筛选；
6、将二次筛选后的每个候选核组进行复制扩展，平铺至晶圆可布局区域，完成整晶圆布局；
7、对所有候选晶圆级架构使用基于时间段线性规划方法，以架构性能为优化目标，进行任务划分与调度，遍历所有的候选架构，从中选出性能最优的一种或者多种架构。
8、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，通过输入的芯粒信息与晶圆信息自动生成一组候选核组，生成方式为：根据晶圆级芯片需求选择芯粒类型，根据芯粒信息与晶圆信息枚举所有芯粒类型可能的数量与组合，并允许同类型芯粒重复。
9、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，对候选核组进行初步筛选，过滤掉明显不合理的候选核组：①核组内没有用于控制的芯粒；②核组内芯粒数量太少，即核组内芯粒总面积小于光罩面积的50%；③核组内芯粒总面积超出光罩面积；④核组内全部由一个类型芯粒组成。
10、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，对筛选后的候选核组进行组内布局，进行核组的二次筛选之前还包括：核组内通过定义好的规则生成芯粒间互连，规则1：每个计算芯粒与交换芯粒相连；规则2：每个控制芯粒与存储芯粒相连；规则3：核组间通过交换芯粒用2d mesh 拓扑的片上网络相连。
11、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，对筛选后的候选核组进行组内布局，进行核组的二次筛选包括：使用模拟退火算法，以光罩宽度、高度、芯粒间安全距离为约束，单个候选核组的面积与芯粒间互连线长为优化目标进行芯粒布局，将无法在光罩区域内布局的候选核组删除。
12、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，对所有候选晶圆级架构使用基于时间段线性规划方法进行任务划分与调度，约束定义如下：
13、（1）一个任务只能分配到一个芯粒上执行；
14、（2）任务占用的时间段总和大于等于该任务在指定芯粒上的执行时间；
15、（3）任务只能占用连续的时间段；
16、（4）若任务b依赖任务a执行，任务ab之间的边占用时间段总和大于等于通信时延；
17、（5）若任务b依赖任务a执行，任务b占用的时间段必须在任务a占用时间段之后；
18、（6）若任务b依赖任务a执行存在边，则边占用的时间段必须在任务a结束执行之后，任务b开始执行之前；
19、（7）任务运行总时间为：
20、
21、其中，t表示任务运行总时间，表示时间段长度，表示时间段集合。
22、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，对所有候选晶圆级架构使用基于时间段线性规划方法进行任务划分与调度，目标函数定义为
23、，其中t为任务运行总时间。
24、根据本发明基于时间段的线性规划晶圆级芯片架构寻优方法，进一步地，基于时间段线性规划方法进行线性规划求解使用线性规划求解器基于约束定义和目标函数进行线性规划问题求解，得到最优芯片架构。
25、进一步地，本发明还提供一种基于时间段的线性规划晶圆级芯片架构寻优系统，包含初筛模块、二次筛选模块、候选晶圆架构生成模块和架构寻优模块，其中：
26、初筛模块，用于通过输入的芯粒信息与晶圆信息自动生成一组候选核组，对候选核组进行初步筛选；
27、二次筛选模块，用于对筛选后的候选核组进行组内布局，进行核组的二次筛选；
28、候选晶圆架构生成模块，用于将二次筛选后的每个候选核组进行复制扩展，平铺至晶圆可布局区域，完成整晶圆布局；
29、架构寻优模块，用于对所有候选晶圆级架构使用基于时间段线性规划方法，以架构性能为优化目标，进行任务划分与调度，遍历所有的候选架构，从中选出性能最优的一种或者多种架构。
30、进一步地，本发明还提出一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述方法的步骤。
31、采用上述技术方案，所取得的有益效果是：
32、本发明旨在提出一种基于时间段的线性规划晶圆级芯片架构寻优方法，将晶圆级芯片划分为多个核组（tile），每个核组由多种类芯粒组成。架构寻优对象为单个核组，确定核组组成后，将核组复制到整个晶圆，形成整晶圆的架构设计方案，这种方式极大简化了晶圆级芯片的设计空间。再者，候选核组经过初筛的简单运算快速过滤掉一些明显不合理的核组，剩下候选核组再经过二次筛选进一步过滤，这样对于运算相对较慢的二次筛选大大减少了候选核组数量，进一步提升了寻优效率。本发明还能够面向多种领域应用，灵活生成某一特定领域下的体系架构。
33、本发明使用线性规划算法进行架构探索，通过将优化问题抽象为数学模型求解，将计算任务执行时间映射至时间段上，解决了在约束条件为“可并行任务不能在同一时间段分配到同一芯粒上执行”时，需要在固定拓扑排序下列出所有可并行任务对，容易漏掉全局最优解的问题。
34、总之，本发明能够自动快速地探索最优的晶圆级芯片体系架构，为工程师提供设计方案，减少芯片设计时间，降低人力成本。还实现了更高的概率搜索到全局最优解。
1.一种基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，包含：
2.根据权利要求1所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，通过输入的芯粒信息与晶圆信息自动生成一组候选核组，生成方式为：根据晶圆级芯片需求选择芯粒类型，根据芯粒信息与晶圆信息枚举所有芯粒类型可能的数量与组合，并允许同类型芯粒重复。
3.根据权利要求1所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，对候选核组进行初步筛选，过滤掉明显不合理的候选核组：①核组内没有用于控制的芯粒；②核组内芯粒数量太少，即核组内芯粒总面积小于光罩面积的50%；③核组内芯粒总面积超出光罩面积；④核组内全部由一个类型芯粒组成。
4.根据权利要求1所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，对筛选后的候选核组进行组内布局，进行核组的二次筛选之前还包括：核组内通过定义好的规则生成芯粒间互连，规则1：每个计算芯粒与交换芯粒相连；规则2：每个控制芯粒与存储芯粒相连；规则3：核组间通过交换芯粒用2d mesh 拓扑的片上网络相连。
5.根据权利要求4所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，对筛选后的候选核组进行组内布局，进行核组的二次筛选包括：使用模拟退火算法，以光罩宽度、高度、芯粒间安全距离为约束，单个候选核组的面积与芯粒间互连线长为优化目标进行芯粒布局，将无法在光罩区域内布局的候选核组删除。
6.根据权利要求1所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，对所有候选晶圆级架构使用基于时间段线性规划方法进行任务划分与调度，约束定义如下：
7.根据权利要求6所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，对所有候选晶圆级架构使用基于时间段线性规划方法进行任务划分与调度，目标函数定义为，其中t为任务运行总时间。
8.根据权利要求7所述的基于时间段的线性规划晶圆级芯片架构寻优方法，其特征在于，基于时间段线性规划方法进行线性规划求解使用线性规划求解器基于约束定义和目标函数进行线性规划问题求解，得到最优芯片架构。
9.一种基于时间段的线性规划晶圆级芯片架构寻优系统，其特征在于，包含初筛模块、二次筛选模块、候选晶圆架构生成模块和架构寻优模块，其中：
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-8任一项所述方法的步骤。
