本公开实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及其结构。
背景技术：
1、存储器是用来存储程序和各种数据信息的记忆部件。一般计算机系统使用的随机存取内存(random access memory，ram)可分为动态随机存取存储器(dynamic randomaccess memory，dram)与静态随机存取存储器(static random-access memory，sram)两种，动态随机存取存储器是计算机中常用的半导体存储器件，由许多重复的存储单元组成。
2、存储单元通常包括电容器和晶体管，晶体管的漏极与位线结构相连、源极与电容器相连，电容器包括电容接触结构和电容，存储单元的字线结构能够控制晶体管的沟道区的打开或关闭，进而通过位线结构读取存储在电容器中的数据信息，或者通过位线结构将数据信息写入到电容器中进行存储。
3、目前有必要提出一种新的半导体结构的制作方法。
技术实现思路
1、本公开实施例提供一种半导体结构的制作方法，至少可以提供一种新的半导体结构的制作方法。
2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法，包括：提供衬底；在所述衬底上形成多个沿第一方向以及第二方向间隔排布的位线接触结构；形成电容接触结构，所述电容接触结构位于所述衬底上且与所述位线接触结构相间隔；形成沿所述第二方向延伸的位线结构，所述位线结构与沿所述第二方向排布的所述位线接触结构接触连接，且所述位线结构与所述电容接触结构间隔。
3、在一些实施例中，形成所述位线接触结构的工艺步骤包括：在所述衬底上形成功能层，所述功能层包括多个沿第一方向及第二方向间隔排布的通孔；形成保护层，所述保护层位于所述通孔的侧壁；形成所述位线接触结构，所述位线接触结构与所述保护层接触且位于所述通孔内。
4、在一些实施例中，所述功能层的材料为导电材料，形成所述电容接触结构的方法包括：形成第一导电层，所述第一导电层位于所述功能层的顶面及所述位线接触结构之上；刻蚀所述功能层及所述第一导电层，剩余所述功能层及所述第一导电层作为所述电容接触结构。
5、在一些实施例中，刻蚀所述功能层及所述第一导电层的方法包括：对所述功能层及所述第一导电层进行第一刻蚀处理，以形成沿所述第一方向延伸的第一凹槽；对所述功能层及所述第一导电层进行第二刻蚀处理，以形成沿所述第二方向延伸的第二凹槽，所述第二凹槽与所述第一凹槽连通，所述第一凹槽与所述第二凹槽围成的所述功能层及所述第一导电层作为所述电容接触结构。
6、在一些实施例中，所述第一刻蚀处理包括：形成第一掩膜层，所述第一掩膜层位于所述第一导电层的顶面；以所述第一掩膜层为掩膜刻蚀所述第一导电层及所述功能层，以形成所述第一凹槽，所述第一凹槽暴露所述保护层的侧壁。
7、在一些实施例中，形成所述第一凹槽之后，形成所述第二凹槽之前，还包括：形成第一隔离层，所述第一隔离层覆盖所述保护层的侧壁且填满所述第一凹槽。
8、在一些实施例中，沿所述第二方向上，形成的所述第一凹槽的宽度为15～20nm。
9、在一些实施例中，所述第二刻蚀处理包括：形成第二掩膜层，所述第二掩膜层位于所述第一导电层的顶面；以所述第二掩膜层为掩膜刻蚀所述第一导电层及所述功能层，以形成所述第二凹槽，所述第二凹槽暴露所述衬底的表面、所述保护层及所述位线接触结构的顶面。
10、在一些实施例中，形成所述第二凹槽之后，还包括：形成第二隔离层，所述第二隔离层覆盖所述电容接触结构的侧壁；形成填充层，所述填充层填充位于所述第二隔离层的侧壁，且还填充满所述第二凹槽。
11、在一些实施例中，所述功能层与所述第一导电层的材料相同。
12、在一些实施例中，所述功能层的材料为非导电材料，形成所述电容接触结构的方法包括：去除所述功能层，以暴露所述保护层的远离所述位线接触结构的侧壁表面；形成初始电容接触结构，所述初始电容接触结构覆盖所述保护层的侧壁及顶面，且所述初始电容接触结构还位于所述位线接触结构的顶面；刻蚀所述初始电容接触结构，剩余所述初始电容接触结构作为所述电容接触结构。
13、在一些实施例中，形成所述位线结构的方法包括：形成位线隔离结构，所述位线隔离结构覆盖所述电容接触结构的侧壁；形成位线导电层，所述位线导电层位于所述位线接触结构的顶面，且与所述位线隔离结构接触；形成位线盖层，所述位线盖层位于所述位线导电层的顶面，所述位线盖层、所述位线导电层及所述位线隔离结构构成所述位线结构。
14、在一些实施例中，形成所述位线结构之后还包括：刻蚀部分所述电容接触结构，剩余所述电容接触结构的顶面高于所述位线导电层的顶面；刻蚀部分所述位线隔离结构，剩余所述位线隔离结构的顶面与所述电容接触结构的顶面齐平。
15、在一些实施例中，形成所述位线隔离结构的方法包括：形成所述电容接触结构之前，形成第二隔离层，所述第二隔离层位于所述位线接触结构上；形成第三隔离层，所述第三隔离层覆盖在所述第二隔离层的表面；形成所述电容接触结构之后，形成第四隔离层，所述第四隔离层覆盖所述第三隔离层的表面，所述第二隔离层、所述第三隔离层及所述第四隔离层作为所述位线隔离结构。
16、在一些实施例中，形成所述位线接触结构之后，形成所述电容接触结构之前，还包括：形成绝缘层，所述绝缘层位于所述位线接触结构的顶面；形成所述电容接触结构之后，形成所述位线结构之前，还包括：刻蚀所述绝缘层，以暴露所述位线接触结构的顶面。
17、在一些实施例中，形成所述位线结构之后还包括：位线导电层、位线隔离结构及位线盖层，回刻蚀所述电容接触结构，所述位线结构包括：剩余所述电容接触结构的顶面与所述位线导电层齐平。
18、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：衬底；位于所述衬底上的多个沿第一方向以及第二方向间隔排布的位线接触结构；电容接触结构，所述电容接触结构位于所述衬底上且与所述位线接触结构相间隔，且靠近所述衬底的所述电容接触结构在所述第一方向上的宽度大于远离所述衬底的所述电容接触结构在所述第一方向上的宽度；位线结构，所述位线结构沿第二方向延伸，所述位线结构与沿所述第二方向排布的所述位线接触结构接触连接，且所述位线结构与所述电容接触结构间隔。
19、在一些实施例中，所述电容接触结构包括：功能层，所述功能层位于所述衬底的表面，且相邻的所述功能层相互间隔；第一导电层，所述第一导电层位于所述功能层的顶面。
20、在一些实施例中，靠近所述衬底的所述功能层在所述第一方向上的宽度大于远离所述衬底的所述功能层在所述第一方向上的宽度；靠近所述功能层的所述第一导电层在所述第一方向上的宽度大于远离所述功能层的所述第一导电层在所述第一方向上的宽度。
21、在一些实施例中，所述位线结构包括：位线导电层，所述位线导电层位于所述位线接触结构的顶面，且与所述电容接触结构间隔；位线隔离结构，所述位线隔离结构覆盖所述位线导电层的侧壁，且与所述电容接触结构接触；位线盖层，所述位线盖层位于所述位线导电层的顶面。
22、在一些实施例中，所述位线导电层的顶面与所述电容接触结构的顶面的高度差的范围为0nm～10nm。
23、在一些实施例中，在沿所述第一方向上，所述位线结构的宽度为5-30nm。
24、本公开实施例提供的技术方案至少具有以下优点：在衬底上先形成多个沿第一方向及第二方向间隔排布的位线接触结构，形成位线接触结构之后，形成与位线接触结构间隔的电容接触结构，形成电容接触结构之后形成与沿第二方向排布的位线接触结构连接的位线结构，通过先形成电容接触结构后形成位线结构的方式，可以避免形成电容接触结构的工艺对形成位线结构的工艺造成影响，避免电容接触结构与位线结构之间短接，且通过先形成电容接触结构的方式可以减小填充电容接触结构的工艺深度，降低形成电容接触结构的工艺难度。
1.一种半导体结构的制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述位线接触结构的工艺步骤包括：
3.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述功能层的材料为导电材料，形成所述电容接触结构的方法包括：
4.根据权利要求3所述的半导体结构的制作方法，其特征在于，刻蚀所述功能层及所述第一导电层的方法包括：对所述功能层及所述第一导电层进行第一刻蚀处理，以形成沿所述第一方向延伸的第一凹槽；
5.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第一刻蚀处理包括：形成第一掩膜层，所述第一掩膜层位于所述第一导电层的顶面；
6.根据权利要求4或5所述的半导体结构的制作方法，其特征在于，形成所述第一凹槽之后，形成所述第二凹槽之前，还包括：形成第一隔离层，所述第一隔离层覆盖所述保护层的侧壁且填满所述第一凹槽。
7.根据权利要求4所述的半导体结构的制作方法，其特征在于，沿所述第二方向上，形成的所述第一凹槽的宽度为15～20nm。
8.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述第二刻蚀处理包括：形成第二掩膜层，所述第二掩膜层位于所述第一导电层的顶面；
9.根据权利要求4或8所述的半导体结构的制作方法，其特征在于，形成所述第二凹槽之后，还包括：形成第二隔离层，所述第二隔离层覆盖所述电容接触结构的侧壁；
10.根据权利要求3所述的半导体结构的制作方法，其特征在于，所述功能层与所述第一导电层的材料相同。
11.根据权利要求2所述的半导体结构的制作方法，其特征在于，所述功能层的材料为非导电材料，形成所述电容接触结构的方法包括：
12.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述位线结构的方法包括：
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，形成所述位线结构之后还包括：刻蚀部分所述电容接触结构，剩余所述电容接触结构的顶面高于所述位线导电层的顶面；
14.根据权利要求12所述的半导体结构的制作方法，其特征在于，形成所述位线隔离结构的方法包括：
15.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述位线接触结构之后，形成所述电容接触结构之前，还包括：形成绝缘层，所述绝缘层位于所述位线接触结构的顶面；
16.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述位线结构包括：位线导电层、位线隔离结构及位线盖层，形成所述位线结构之后还包括：
17.一种半导体结构，其特征在于，包括：
18.根据权利要求17所述的半导体结构，其特征在于，所述电容接触结构包括：
19.根据权利要求18所述的半导体结构，其特征在于，靠近所述衬底的所述功能层在所述第一方向上的宽度大于远离所述衬底的所述功能层在所述第一方向上的宽度；靠近所述功能层的所述第一导电层在所述第一方向上的宽度大于远离所述功能层的所述第一导电层在所述第一方向上的宽度。
20.根据权利要求17所述的半导体结构，其特征在于，所述位线结构包括：
21.根据权利要求20所述的半导体结构，其特征在于，所述位线导电层的顶面与所述电容接触结构的顶面的高度差的范围为0nm～10nm。
22.根据权利要求17所述的半导体结构，其特征在于，在沿所述第一方向上，所述位线结构的宽度为5-30nm。
