本发明涉及计算机，尤其是涉及一种芯片算力测评方法、装置及设备。
背景技术：
1、在人工智能突飞猛进的时代，算力是决定人工智能发展上限的一个关键因素。一款芯片的算力即该处理器对数据进行运算处理的能力，业界通常用每秒钟可以执行的运算次数来表示一款芯片的算力。
2、对于实际用户来说，存算一体芯片的算力峰值远不如芯片在运行具体应用场景人工智能(artificial intelligence，ai)算法时的实际算力有价值。对于一个具体的ai算法来说，芯片运行该算法时的实际有效算力、部署完该算法后的剩余算力以及剩余算力中有多少算力是可以跟该ai算法可并行运算的，比一个笼统的芯片算力峰值要有价值的多。但是当用户采用具体ai算法来测试芯片用于该ai算法的有效算力时，由于存算一体芯片的算法部署周期长，通常需要较长时间才能完成算法部署与测试。
技术实现思路
1、本发明的目的在于提供一种芯片算力测评方法、装置及设备，用以解决现有芯片的算法部署周期长，算力计算效率低的问题。
2、为了达到上述目的，本发明提供一种芯片算力测评方法，包括：
3、获取与芯片算力测评相关的配置信息；
4、根据所述配置信息，确定芯片的可用阵列、神经网络以及阵列运算周期，所述神经网络部署于所述芯片；
5、根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息。
6、其中，所述芯片的算力信息包括下述至少一项：
7、所述芯片的剩余可用峰值算力；
8、所述芯片的剩余可并行峰值算力；
9、所述芯片运行所述神经网络时的有效算力；
10、所述芯片运行所述神经网络时的有效可并行算力。
11、其中，所述配置信息包括芯片的参数信息；
12、所述根据所述配置信息，确定芯片的可用阵列、神经网络以及阵列运算周期，包括：
13、根据所述芯片的参数信息，确定所述芯片的可用阵列和阵列运算周期；
14、基于所述芯片的可用阵列构造神经网络；其中，所述神经网络的每层网络的权重矩阵大小覆盖对应阵列的可用存算单元。
15、其中，所述配置信息包括芯片的参数信息和人工智能ai算法；
16、所述根据所述配置信息，确定芯片的可用阵列、神经网络以及阵列运算周期，包括：
17、根据所述芯片的参数信息，确定所述芯片的可用阵列和阵列运算周期；
18、解析ai算法，获得所述ai算法对应的神经网络；其中，所述神经网络的权重矩阵的编排方式是使所述芯片运行所述神经网络时算力最大的编排方式。
19、其中，所述芯片的参数信息包括：
20、所述芯片的阵列数量；
21、每个阵列的存算单元大小；
22、不同阵列是否可并行计算；
23、单个阵列内不同权重矩阵是否可并行计算；
24、单个阵列内的存算单元已使用信息；
25、单个阵列内每个权重矩阵的运算特性；
26、单个阵列内每个权重矩阵的运算周期。
27、其中，根据所述芯片的参数信息，确定所述芯片的可用阵列，包括：
28、针对所述芯片的每个阵列，选取除所述阵列内第一存算单元之外的存算单元作为所述芯片的可用阵列，所述第一存算单元包括所述阵列内的存算单元已使用信息中已用存算单元所在行的存算单元；或者，
29、针对所述芯片的每个阵列，选取除所述阵列内第二存算单元之外的存算单元作为所述芯片的可用阵列，所述第二存算单元包括所述阵列内的存算单元已使用信息中已用存算单元所在列的存算单元；或者，
30、针对所述芯片的每个阵列，选取除所述阵列内第三存算单元之外的存算单元作为所述芯片的可用阵列，所述第三存算单元包括所述阵列内的存算单元已使用信息中已用存算单元所在行以及所在列的存算单元。
31、其中，所述根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息，包括：
32、在所述芯片的各阵列可并行计算的情况下，针对所述神经网络的每层网络，根据所述网络的权重矩阵大小以及所述网络对应可用阵列的阵列运算周期，计算得到所述网络对应可用阵列的算力；并对每层网络对应可用阵列的算力求和，计算得到所述芯片的剩余可用峰值算力和/或所述芯片的剩余可并行峰值算力；或者，
33、在所述芯片的各阵列无法进行并行计算的情况下，针对所述神经网络的每层网络，根据所述网络的权重矩阵大小以及所述网络对应可用阵列的阵列运算周期，计算得到所述网络对应可用阵列的算力；并将各层网络对应可用阵列的算力中的最大算力确定为所述芯片的剩余可用峰值算力和/或所述芯片的剩余可并行峰值算力。
34、其中，所述根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息，包括：
35、针对所述神经网络的每层网络，根据所述网络的权重矩阵大小以及所述网络对应可用阵列的阵列运算周期，计算得到所述网络对应可用阵列的算力；并基于每层网络对应可用阵列的算力，获得所述芯片运行所述神经网络时的有效算力和/或有效可并行算力；
36、基于所述有效算力，获得所述芯片的剩余可用峰值算力；
37、基于所述有效可并行算力，获得所述芯片的剩余可并行峰值算力。
38、其中，所述基于每层网络对应可用阵列的算力，获得所述芯片运行所述神经网络时的有效算力和/或有效可并行算力，包括：
39、在所述芯片的各阵列可并行计算的情况下，对每层网络对应可用阵列的算力求和，计算得到所述芯片运行所述神经网络时的有效算力和/或有效可并行算力；或者，
40、在所述芯片的各阵列无法进行并行计算的情况下，将各层网络对应可用阵列的算力中的最大算力确定为所述芯片运行所述神经网络时的有效算力和/或有效可并行算力。
41、本发明还提供一种芯片算法测评装置，包括：
42、获取模块，用于获取与芯片算力测评相关的配置信息；
43、处理模块，用于根据所述配置信息，确定芯片的可用阵列、神经网络以及阵列运算周期，所述神经网络部署于所述芯片；
44、测评模块，用于根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息。
45、本发明还提供一种芯片算法测评设备，包括处理器和收发器，所述收发器在处理器的控制下接收和发送数据，所述处理器用于执行以下操作：
46、获取与芯片算力测评相关的配置信息；
47、根据所述配置信息，确定芯片的可用阵列、神经网络以及阵列运算周期，所述神经网络部署于所述芯片；
48、根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息。
49、本发明还提供一种芯片算法测评设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的程序；所述处理器执行所述程序时实现如上述所述的芯片算力测评方法。
50、本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上述所述的芯片算力测评方法中的步骤。
51、本发明的上述技术方案至少具有如下有益效果：
52、本发明实施例中，通过获取与芯片算力测评相关的配置信息；然后，根据配置信息，确定芯片的可用阵列、神经网络以及阵列运算周期，该神经网络部署于芯片；最后，根据芯片的可用阵列、神经网络以及阵列运算周期，获得芯片的算力信息；这样，通过上述测评方法，无需在实际芯片上部署算法，即可完成芯片算力测试，能够提高算力计算效率；而且基于芯片的可用阵列进行的算力评测，远比算力峰值更具价值和实用性。
1.一种芯片算力测评方法，其特征在于，包括：
2.根据权利要求1所述的方法，其特征在于，所述芯片的算力信息包括下述至少一项：
3.根据权利要求1所述的方法，其特征在于，所述配置信息包括芯片的参数信息；
4.根据权利要求1所述的方法，其特征在于，所述配置信息包括芯片的参数信息和人工智能ai算法；
5.根据权利要求3或4所述的方法，其特征在于，所述芯片的参数信息包括：
6.根据权利要求3或4所述的方法，其特征在于，根据所述芯片的参数信息，确定所述芯片的可用阵列，包括：
7.根据权利要求3所述的方法，其特征在于，所述根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息，包括：
8.根据权利要求4所述的方法，其特征在于，所述根据所述芯片的可用阵列、所述神经网络以及所述阵列运算周期，获得所述芯片的算力信息，包括：
9.根据权利要求8所述的方法，其特征在于，所述基于每层网络对应可用阵列的算力，获得所述芯片运行所述神经网络时的有效算力和/或有效可并行算力，包括：
10.一种芯片算法测评装置，其特征在于，包括：
11.一种芯片算法测评设备，包括处理器和收发器，所述收发器在处理器的控制下接收和发送数据，其特征在于，所述处理器用于执行以下操作：
12.一种芯片算法测评设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的程序；其特征在于，所述处理器执行所述程序时实现如权利要求1至9任一项所述的芯片算力测评方法。
13.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至9任一项所述的芯片算力测评方法中的步骤。
