硅基集成悬置线电路

    技术2025-01-09  87


    本发明涉及悬置线射频电路,特别是涉及一种硅基集成悬置线电路。


    背景技术:

    1、随着b5g/6g通信技术的发展与研究,毫米波(mm-wave)和太赫兹(thz)频段逐渐进入人们的视野,传统的印刷电路板(pcb)和金属加工工艺已逐渐难以满足对更高的数据传输速率、小型化电路模块和高集成度需求。

    2、近年来,集成悬置线(integrated suspended line,isl)平台因其低损耗、自封装、高性能和高集成度等特性,已被广泛应用于许多无源电路、有源电路和天线中。受限于传统的印刷电路板(pcb)和金属加工工艺的精度,更高应用频段下集成悬置线电路的制造与封装较为困难。因此,需要一种新的方案来实现更高频段的集成悬置线电路与系统,很有必要。


    技术实现思路

    1、本发明的目的是为克服现有技术的不足和缺陷,而提供一种硅基集成悬置线电路,利用硅基材料实现射频电路,通过微电子机械系统(mems)体硅三维异构集成技术等硅基加工技术实现集成悬置线射频电路。

    2、一种硅基集成悬置线电路,由多层硅晶圆层叠形成自封装结构,包括至少三层硅晶圆,至少对两层硅晶圆进行蚀刻,以在所述硅基集成悬置线主电路信号线的上方和/或下方形成空腔。

    3、其中,所述硅基集成悬置线主电路信号线采用单层布线或双层布线互连的形式。

    4、其中,在主电路所在硅晶圆蚀刻部分硅以形成所述空腔。

    5、其中,所述硅基集成悬置线主电路信号线上焊接或者表贴有预设电子元件并进行电路互连。

    6、其中,所述预设电子元件包括有源器件及电路、无源器件及电路、天线、芯片、电阻、电感、电容的一种或多种。

    7、其中,所述多层硅晶圆通过晶圆级键合技术实现多层集成悬置线的自封装结构。

    8、其中,所述硅基集成悬置线电路,通过硅通孔和/或镀金工艺实现电磁屏蔽与布线的互联。

    9、其中,所述硅基集成悬置线主电路通过主电路硅介质进行支撑,所述主电路硅介质包括主电路硅支撑条或短路枝节。

    10、其中,所述硅基集成悬置主电路过渡至接地共面波导gcpw、波导或垂直互连表贴,以进行电路模块的测试。

    11、其中,所述硅基集成悬置主电路垂直过渡至垂直互连表贴,通过垂直互连表贴焊接至测试版与连接器相连进行电路模块的测试。

    12、其中,所述硅基集成悬置主电路过渡至接地共面波导gcpw,通过探针台进行电路模块的测试。

    13、其中,所述硅基集成悬置线电路过渡至矩形波导实现电路模块的测试,或直接与标准波导法兰相连实现电路模块的测试,或通过金属夹具与标准波导法兰相连,实现电路模块的测试。

    14、其中,所述硅基集成悬置线电路与金属夹具采用导电胶膜或焊接、烧结方式紧密连接。

    15、本发明通过微电子机械系统(mems)体硅三维异构集成技术等硅基加工技术,实现更高精度的集成悬置线加工与装配,在更高频段、电路小型化、更高集成度等应用场景中具有很大潜力;可以更好地与芯片等实现高性能、低损耗、高效率的互连;硅基集成悬置线继承了集成悬置线平台低损耗、自封装、高性能等优势,与此同时,硅基材料及工艺进一步降低了损耗,并为系统集成提供了良好的散热特性;实现硅基集成悬置线电路可靠的过渡与测试方案。



    技术特征:

    1.硅基集成悬置线电路,其特征在于,由多层硅晶圆层叠形成自封装结构,包括至少三层硅晶圆,至少对两层硅晶圆进行蚀刻,以在所述硅基集成悬置线主电路信号线的上方和/或下方形成空腔。

    2.根据权利要求1所述硅基集成悬置线电路,其特征在于,所述硅基集成悬置线主电路信号线采用单层布线或双层布线互连的形式。

    3.根据权利要求1所述硅基集成悬置线电路,其特征在于,在主电路所在硅晶圆蚀刻部分硅以形成所述空腔。

    4.根据权利要求1所述硅基集成悬置线电路,其特征在于,所述硅基集成悬置线主电路信号线上焊接或者表贴有预设电子元件并进行电路互连。

    5.根据权利要求4所述硅基集成悬置线电路,其特征在于,所述预设电子元件包括有源器件及电路、无源器件及电路、天线、芯片、电阻、电感、电容的一种或多种。

    6.根据权利要求1所述硅基集成悬置线电路,其特征在于,所述多层硅晶圆通过晶圆级键合技术实现多层集成悬置线的自封装结构。

    7.根据权利要求1所述硅基集成悬置线电路,其特征在于,所述硅基集成悬置线电路,通过硅通孔和/或镀金工艺实现电磁屏蔽与布线的互联。

    8.根据权利要求1所述硅基集成悬置线电路,其特征在于,所述硅基集成悬置线主电路通过主电路硅介质进行支撑,所述主电路硅介质包括主电路硅支撑条或短路枝节。

    9.根据权利要求1所述硅基集成悬置线电路,其特征在于,所述硅基集成悬置主电路过渡至接地共面波导gcpw、波导或垂直互连表贴,以进行电路模块的测试。

    10.根据权利要求9所述硅基集成悬置线电路,其特征在于,所述硅基集成悬置主电路垂直过渡至垂直互连表贴,通过垂直互连表贴焊接至测试版与连接器相连进行电路模块的测试;优选的,所述硅基集成悬置主电路过渡至接地共面波导gcpw,通过探针台进行电路模块的测试;优选的,所述硅基集成悬置线电路过渡至矩形波导实现电路模块的测试,或直接与标准波导法兰相连实现电路模块的测试,或通过金属夹具与标准波导法兰相连,实现电路模块的测试,优选的,所述硅基集成悬置线电路与金属夹具采用导电胶膜或焊接、烧结方式紧密连接。


    技术总结
    本发明公开一种硅基集成悬置线电路,由多层硅晶圆层叠形成自封装结构,包括至少三层硅晶圆,至少对两层硅晶圆进行蚀刻,以在所述硅基集成悬置线主电路信号线的上方和/或下方形成空腔。本发明通过硅基加工技术,实现更高精度的集成悬置线加工与装配,在更高频段、电路小型化、更高集成度等应用场景中具有很大潜力;可以更好地与芯片等实现高性能、低损耗、高效率的互连,继承了集成悬置线平台低损耗、自封装、高性能等优势,同时,硅基材料及工艺进一步降低了损耗,为系统集成提供了良好的散热特性;实现硅基集成悬置线电路可靠的过渡与测试方案。

    技术研发人员:王勇强,叶纪轩,马凯学
    受保护的技术使用者:天津大学
    技术研发日:
    技术公布日:2024/10/24
    转载请注明原文地址:https://symbian.8miu.com/read-24808.html

    最新回复(0)