本申请属于集成电路领域，尤其涉及一种带隙基准电路及电子设备。
背景技术：
1、带隙基准电路是一种用于产生稳定参考电压的电路。它能够输出高度稳定、低噪声的电压，并且不会受到温度变化的影响。因此，带隙基准电路在许多精密电子设备中得到了广泛的应用。例如模拟-数字电路(adc)、数字-模拟转换器(dac)以及传感器的测量系统。
2、但是相关技术中的带隙基准电路，仅通过正温度电流产生模块和负温度电流产生模块，得到零温度特性的基准电压。这样得到的基准电压往往精度较差。
技术实现思路
1、本申请实施例提供一种带隙基准电路及电子设备，能够调节基准电压，使输出的基准电压更趋于零温度特性。
2、第一方面，本申请实施例提供了一种带隙基准电路，带隙基准电路包括：启动子电路，启动子电路的第一端与供电端电连接，启动子电路的第二端与接地端电连接，启动子电路用于产生启动电流；带隙基准子电路，带隙基准子电路电连接于供电端和接地端之间，带隙基准子电路与启动子电路电连接，带隙基准子电路响应于启动电流启动，输出基准电压；曲率补偿子电路，曲率补偿子电路电连接于供电端和接地端之间，曲率补偿子电路与带隙基准子电路电连接，曲率补偿子电路用于产生与温度有关的曲率补偿电流，并将曲率补偿电流传输至带隙基准子电路，以使带隙基准子电路响应于曲率补偿电流调节基准电压。
3、根据本申请第一方面的实施方式，启动子电路包括：单向导通模块，单向导通模块的第一端与供电端及带隙基准子电路电连接，单向导通模块用于在供电端电压超过导通电压时导通；第一晶体管，第一晶体管的控制端与带隙基准子电路电连接，第一晶体管的第一端与单向导通模块的第二端电连接，第一晶体管的第二端与接地端电连接；第二晶体管，第二晶体管的控制端与单向导通模块的第二端及第一晶体管的第一端电连接，第二晶体管的第一端与曲率补偿子电路电连接，第二晶体管的第二端与接地端电连接。
4、根据本申请第一方面前述任一实施方式，单向导通模块包括：第三晶体管，第三晶体管的第一端与供电端电连接，第三晶体管的控制端与第三晶体管的第二端电连接；第四晶体管，第四晶体管的第一端与第三晶体管的第二端电连接，第四晶体管的控制端与第四晶体管的第二端电连接，第四晶体管的第二端与第二晶体管的控制端及第一晶体管的第一端电连接。
5、根据本申请第一方面前述任一实施方式，曲率补偿子电路包括：第五晶体管，第五晶体管的控制端与第二晶体管的第一端电连接，第五晶体管的第一端与供电端电连接；第六晶体管，第六晶体管的控制端与第六晶体管的第一端电连接，第六晶体管的第一端与第五晶体管的第二端电连接，第六晶体管的第二端为曲率补偿子电路的正反馈输出端；第七晶体管，第七晶体管的控制端与第七晶体管的第一端电连接，第七晶体管的第一端与第五晶体管的第二端及第六晶体管的第一端电连接，第七晶体管的第二端为曲率补偿子电路的负反馈输出端；第一三极管，第一三极管的第一端与第五晶体管的第二端电连接，第一三极管的控制端与第一三极管的第二端及接地端电连接。
6、根据本申请第一方面前述任一实施方式，第六晶体管与第七晶体管工作在亚阈值区。
7、根据本申请第一方面前述任一实施方式，带隙基准子电路包括：负反馈支路，负反馈支路的第一端与供电端电连接，负反馈支路的第二端与第一晶体管的控制端电连接，负反馈支路的第三端用于输出基准电压，负反馈支路的第四端与第七晶体管的第二端电连接，负反馈支路的第五端与接地端电连接；正反馈支路，正反馈支路与负反馈支路电连接，正反馈支路串联于供电端与接地端之间。
8、根据本申请第一方面前述任一实施方式，负反馈支路包括：第八晶体管，第八晶体管的控制端与正反馈支路电连接，第八晶体管的第一端与供电端电连接，第八晶体管的第二端与第一晶体管的控制端电连接；第一电阻，第一电阻的第一端与第八晶体管的第二端电连接于中间节点，中间节点用于输出基准电压；第二电阻，第二电阻的第一端与第一电阻的第二端及第七晶体管的第二端电连接；运算放大器，运算放大器的正相输入端与第二电阻的第二端电连接，运算放大器的负向输入端与正反馈支路电连接，运算放大器的输出端与第八晶体管的控制端电连接；第三电阻，第三电阻的第一端与第二电阻的第二端及正相输入端电连接；第二三极管，第二三极管的控制端与正反馈支路电连接，第二三极管的第一端与第三电阻的第二端电连接，第二三极管的第二端与接地端电连接。
9、根据本申请第一方面前述任一实施方式，正反馈支路包括：第九晶体管，第九晶体管的控制端与第八晶体管的控制端电连接，第九晶体管的第一端与供电端电连接；第四电阻，第四电阻的第一端与第九晶体管的第二端电连接；第五电阻，第五电阻的第一端与第四电阻的第二端电连接，第五电阻的第二端与运算放大器的负相输入端电连接；第三三极管，第三三极管的控制端与第二三极管的控制端电连接及接地端电连接，第三三极管的第一端与负相输入端及第五电阻的第二端电连接，第三三极管的第二端与接地端电连接；正反馈支路还包括运算放大器的负相输入端至运算放大器的输出端。
10、根据本申请第一方面前述任一实施方式，第五晶体管与第八晶体管的沟道区的宽长比相等。
11、根据本申请第一方面前述任一实施方式，第二三极管的发射结面积为第三三极管发射极面积的n倍；第一三极管的发射结面积为第三三极管发射极面积的n倍。
12、第二方面，本申请实施例提供了一种电子设备，包括如第一方面任一项的带隙基准电路。
13、本申请实施例提供的带隙基准电路及电子设备，供电端电压向启动子电路供电，在启动子电路导通后，为带隙基准子电路提供启动电流，进而能够使带隙基准子电路运行并输出基准电压。通过曲率补偿子电路可以产生与温度有关的曲率补偿电流，并将曲率补偿电流传输至带隙基准子电路，调节基准电压。如此，能够使调节输出后的基准电压更趋向于零温度特性，进而提高了带隙基准电路的输出精度。
1.一种带隙基准电路，其特征在于，包括：
2.根据权利要求1所述的带隙基准电路，其特征在于，所述启动子电路包括：
3.根据权利要求2所述的带隙基准电路，其特征在于，所述单向导通模块包括：
4.根据权利要求3所述的带隙基准电路，其特征在于，所述曲率补偿子电路包括：
5.根据权利要求4所述的带隙基准电路，其特征在于，所述第六晶体管与所述第七晶体管工作在亚阈值区。
6.根据权利要求4所述的带隙基准电路，其特征在于，所述带隙基准子电路包括：
7.根据权利要求6所述的带隙基准电路，其特征在于，所述负反馈支路包括：
8.根据权利要求7所述的带隙基准电路，其特征在于，所述正反馈支路包括：
9.根据权利要求7所述的带隙基准电路，其特征在于，所述第五晶体管与所述第八晶体管的沟道区的宽长比相等。
10.根据权利要求8所述的带隙基准电路，其特征在于，所述第二三极管的发射结面积为所述第三三极管发射极面积的n倍；所述第一三极管的发射结面积为所述第三三极管发射极面积的n倍。
11.一种电子设备，其特征在于，包括如权利要求1至10中任一项所述的带隙基准电路。
