本发明涉及集成电路,尤指一种基于概率计算和查找表分析的门级单粒子软错误分析方法。旨在实现在同时考虑seu与set对待测设计产生响应的前提下,降低计算资源消耗成本,提升单粒子软错误分析方法的性能。
背景技术:
1、随着晶体管特征尺寸的减小,器件工作频率的增加,电路的电源电压和节点电容的降低导致临界电荷的减小,航天电子系统中单粒子瞬态脉冲更容易被寄存器捕获,单粒子瞬态效应(set)引起的软错误相比单粒子翻转效应(seu)同样不容被忽视。传统的单粒子软错误分析方法,通常针对seu或是单一单粒子效应,而不是set与seu的组合,使得软错误的计算误差较大。
2、专利号为:cn117350222b公开了一种基于仿真的单粒子错误分析方法和装置,包括:接收输入参数进行相应配置,并进行一次golden仿真,记录下非注入情况下待测电路的正确参数,基于反标方法和图遍历方法,确定各器件发生单粒子效应的悲观概率、敏感列表、软错误率等信息。该发明通过仿真的方法分析并记录vcd文件中注错情况下电路各个节点的值,并与golden值进行比较来确定电路系统的敏感列表。由于该发明需要对全电路中大量节点进行故障注入并存储、比较大量的节点信息,使得该发明的实施需要大量的计算资源与存储资源,对于大规模电路的分析具有局限性。
技术实现思路
1、为解决上述问题,本发明提供一种基于概率计算和查找表分析的门级单粒子软错误分析方法,其在同时考虑seu与set对待测设计产生响应的前提下,降低计算资源消耗成本,提升单粒子软错误分析方法的性能。
2、为实现上述目的,本发明采用的技术方案是:
3、一种基于概率计算和查找表分析的门级单粒子软错误分析方法,包括以下步骤:
4、s1:接收输入文件,所述输入文件包括待测设计网表文件netlist.v、标准单元库文件lib.v、测试激励文件testbench.v、sdf文件;
5、s2:基于分析待测设计工艺库文件与待测设计网表文件,用于实现待测设计中寄存器及其前级逻辑锥提取,分析set作用到标准单元中的逻辑门后对标准单元输出的响应,并建立对应查找表;
6、s3:结合多层次屏蔽以及采用概率计算方法,评估待测设计中不同寄存器前级逻辑锥对set故障的屏蔽效果以及逻辑锥上set导致寄存器生成位翻转的概率;
7、s4:通过门级注错仿真技术,获取寄存器因set或seu导致的错误翻转对整个系统软错误的贡献,形成模块级的统计数据,同时评估set和seu对系统软错误的影响。
8、进一步的,在步骤s2中,所述建立基于标准单元的set响应查找表包括以下步骤:
9、s21:提取与定位待测设计中的寄存器;
10、s22:将待测设计网表文件展平化,以便于后续步骤的分析和逻辑锥的提取;
11、s23:提取寄存器前级标准单元及其互连关系;
12、s24:建立基于标准单元对set响应分析的查找表,查找表中记录不同标准单元在所有可能的输入组合下受到瞬态脉冲导致输出发生翻转的错误率e3。
13、进一步的,所述标准单元对set响应分析的查找表,该结构包括:某一构成寄存器触发器单元数据信号输入端口的前级连线,以该前级连线作为数据信号输出端口的全部标准单元及其前级标准单元、各标准单元对set故障的响应。
14、进一步的,所述不同标准单元在所有可能的输入组合下受到瞬态脉冲导致输出发生翻转的错误率e3的计算公式为:
15、
16、其中,e1ij为第i个逻辑门第j个输入信号受到set影响发生翻转造成该逻辑门输出信号错误翻转的概率,e2i为第i个逻辑门输出信号在set影响下发生翻转造成其所在标准单元输出发生信号翻转的概率,m为逻辑门的总个数,n为逻辑门输入信号总个数,t为标准单元编号。
17、进一步的,步骤s3具体为:根据构建的寄存器前级逻辑锥标准单元set响应查找表,单独计算每一逻辑锥中set逻辑屏蔽概率、set电屏蔽概率以及set锁存窗屏蔽概率;
18、基于多层次屏蔽分析与概率计算,形成每一寄存器前级逻辑锥对前级组合逻辑set故障的屏蔽效果以及逻辑锥上set导致寄存器生成位翻转的概率。
19、进一步的,步骤s4具体为:将寄存器前级逻辑锥对set的各种屏蔽效应综合在一起,以得到set故障导致寄存器产生错误位翻转的综合概率;
20、针对寄存器单元seu错误的故障注入仿真,对全部寄存器在全部仿真时间的时钟有效沿根据单粒子翻转模型对寄存器进行遍历故障注入,得到寄存器seu对系统软错误率的贡献;根据寄存器注错后得到的系统软错误率,结合寄存器前级逻辑锥set故障导致寄存器翻转的概率计算set对系统软错误的贡献。进一步的,所述逻辑锥中set逻辑屏蔽概率的计算过程为:根据所得寄存器前级使用到的不同标准单元在所有可能的输入组合下受到瞬态脉冲导致输出发生翻转的错误率e3,通过理论计算得到每个标准单元输出信号发生错误翻转导致寄存器输入端口发生错误翻转的概率e4,通过计算得出瞬态脉冲击中每个寄存器前级组合逻辑导致其发生翻转的概率e5;
21、所述瞬态脉冲集中每个寄存器前级组合逻辑导致其发生翻转的概率e5的计算公式为:
22、
23、其中,e3i为第i个标准单元受到set影响输出信号发生错误翻转的概率,e4i为第i个标准单元输出信号在set影响下发生翻转造成寄存器输入信号发生错误翻转的概率,m为标准单元的总个数,t为寄存器编号。
24、进一步的,所述set锁存窗屏蔽概率的计算公式为:
25、
26、其中rset为set使寄存器发生翻转概率,tsetup为寄存器单元的建立时间,thold为寄存器单元的保持时间,tdelay为set瞬态脉冲经过各逻辑门后的总延迟时间,pw为set脉冲到达寄存器单元输入信号端口时的脉冲宽度,tclk为寄存器单元的输入时钟周期。
27、进一步的,所述set故障导致寄存器产生错误位翻转的综合概率计算公式为:
28、
29、其中,e5t为寄存器前级逻辑各标准单元发生set时经过逻辑屏蔽后到达寄存器输入信号端口的概率,rset为set故障到达寄存器输入信号端口后,经过电屏蔽与锁存窗屏蔽后导致该寄存器单元发生错误位翻转的概率,plogic为寄存器前级逻辑锥发生set故障时导致该寄存器发生错误位翻转的综合概率。
30、进一步的,所述set对系统软错误的贡献的计算公式为:
31、pset=plogic×pseu;
32、其中,plogic为某寄存器前级逻辑锥发生set故障时导致该寄存器发生错误位翻转的综合概率,pseu为寄存器注错仿真时得到的该寄存器在各个仿真周期错误翻转导致系统软错误的概率,pset为该寄存器前级逻辑值发生set时,导致系统软错误的概率。
33、本发明的有益效果在于:
34、本发明通过解析网表电路结构,构建以寄存器为起点由标准单元构成的逻辑锥,并利用查找表的方式分析set作用到标准单元中的逻辑门后对标准单元输出的响应。提高了分析的速度与精度,在不牺牲精度的前提下,减少了大量计算资源的消耗,满足高性能评估需求。通过概率计算,同时考虑set的逻辑屏蔽、锁存窗屏蔽、电屏蔽,得到set导致寄存器生成位翻转的概率,这些屏蔽效应的综合考虑可以使得单粒子软错误分析更为精准。
35、本发明通过基于寄存器注错的仿真得到位翻转导致电路产生错误的概率。利用得到的数据对系统软错误进行分析,有助于对电路设计的优化,增强系统的容错性和可靠性。本发明同时考虑seu与set对待测设计产生的响应,能够更全面地评估电路在实际环境中的可靠性。这种综合分析提供了比单独分析seu或set更为全面的风险评估。
1.一种基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,包括以下步骤:
2.根据权利要求1所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,在步骤s2中,所述建立基于标准单元的set响应查找表包括以下步骤:
3.根据权利要求2所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,所述标准单元对set响应分析的查找表,该结构包括:某一构成寄存器触发器单元数据信号输入端口的前级连线,以该前级连线作为数据信号输出端口的全部标准单元及其前级标准单元、各标准单元对set故障的响应。
4.根据权利要求2所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,所述不同标准单元在所有可能的输入组合下受到瞬态脉冲导致输出发生翻转的错误率e3的计算公式为:
5.根据权利要求1所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,步骤s3具体为:根据构建的寄存器前级逻辑锥标准单元set响应查找表,单独计算每一逻辑锥中set逻辑屏蔽概率、set电屏蔽概率以及set锁存窗屏蔽概率;
6.根据权利要求1所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,步骤s4具体为:将寄存器前级逻辑锥对set的各种屏蔽效应综合在一起,以得到set故障导致寄存器产生错误位翻转的综合概率;
7.根据权利要求5所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,所述逻辑锥中set逻辑屏蔽概率的计算过程为:根据所得寄存器前级使用到的不同标准单元在所有可能的输入组合下受到瞬态脉冲导致输出发生翻转的错误率e3,通过理论计算得到每个标准单元输出信号发生错误翻转导致寄存器输入端口发生错误翻转的概率e4,通过计算得出瞬态脉冲击中每个寄存器前级组合逻辑导致其发生翻转的概率e5;
8.根据权利要求5所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,所述set锁存窗屏蔽概率的计算公式为:
9.根据权利要求6所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,所述set故障导致寄存器产生错误位翻转的综合概率计算公式为:
10.根据权利要求6所述的基于概率计算和查找表分析的门级单粒子软错误分析方法,其特征在于,所述set对系统软错误的贡献的计算公式为: