本发明涉及一种芯片多级比较器，具体涉及一种多级比较器，可用于模数转换器。
背景技术：
1、随着数字cmos集成电路工艺的不断进步，数字电路的速度不断提高，而其功耗、面积以及成本却不断地依照摩尔定律降低，因此数字电路在soc芯片中的比重正变得越来越高。但是现实世界中的所有信号都是模拟信号，因此作为连接模拟信号和数字信号的桥梁，模数转换器芯片始终具有不可替代的重要特性。
2、模拟到数字的信号转换可以包含两个步骤，一个步骤是时间坐标轴的离散化，这通过采样和保持电路实现；另一个步骤是电压坐标轴的离散化，这通过比较器对模拟信号的量化实现。
3、模数信号转换的精度受限于采样过程和量化过程中引入的噪声，其中采样过程的噪声主要包含rc时间常数导致的建立误差和开关电阻引入的kt/c热噪声，上述采样误差可以通过降低采样开关的导通电阻和提高采样电容的大小来改善。而量化过程引入的量化噪声则需要降低量化器(也即比较器)的噪声来实现。
4、为了提高比较器的工作速度，同时降低其输入等效噪声，一般采用多级放大器级联的结构实现一个高精度高速的比较器(p.e.allen,d.r.holberg,“cmos analog circuitdesign,”oxford university press,3rd edition,2012.)，且最后一级多为锁存结构。在模数转换的过程中，在完成量化操作之后一般会将比较器关断以降低模数转换器的整体功耗，因此比较器多处于动态的工作模式。
5、传统的多级动态比较器如图1所示，图中前面多级为处于开环工作的线性放大器，最后一级为采用正反馈工作的动态锁存器。图1中所示的多级比较器采用同一个信号对其进行控制。
6、处于开环模式下工作的线性放大器，其输出响应电压随时间的变化曲线满足exp(-t/τ)的关系，在信号建立初期具有较大的变化斜率，但是电压变化斜率会随着信号的饱和变得越来越小。而采用两个反相器进行背靠背连接实现的动态锁存比较器在原理上属于正反馈，他的输出响应电压随时间的变化关系则和线性放大器不同，在响应初期输出电压的变化斜率降低，随着输入电压的变大，其输出电压的变化斜率会变得越来越大。上述建立特性如图2所示。
7、传统的可再生动态锁存比较器(pierluigi nuzzo,fernando de bernardinis,pierangelo terreni,geert van der plas,“noise analysis of regenerativecomparators for reconfigurable adc architectures,”.ieee transactions oncircuits and systems i:regular papers，volume:55,issue:6,july 2008.)的电路如图3所示，所示动态比较器输出节点vout1和vout2在启动初期会朝同一个方向变化，待电路中的mosfet进入正确的电压偏置点之后，比较器电路进入正反馈模式，此后比较器的差分输出电压将会分开并朝着不同的方向进行建立，上述波形的变化如图4所示。由于有源器件存在沟道噪声，且正反馈电路在建立初期的响应速度较慢，因此当最后一级动态比较器在其输入差分电压接近于零的时候就开启的话，比较器的正反馈会受到电路噪声的影响而向错误的方向进行建立，这将导致比较器产生错误的比较结果。
8、此外对于处于开环模式工作的线性放大器而言，当其差分输入电压接近0v的时候，其输出状态也会受到其输入等效噪声和失调电压的影响而使得其输出出现随机的结果。以处于动态工作模式的多级比较器为例，如果多级比较器的每一级放大器采用同一个时钟信号进行关断和开启控制，那么在使能信号打开的那个时刻，所有中间级放大器的差分输入和输出都为0v，此时中间级放大器在使能初期会因为噪声和失调电压进行随机建立，如果前级放大器的最终输入根据实际输入信号导致中间级放大器需要朝相反方向进行建立的话，这会带来两个问题：1)输出电压的方向变换导致动态功耗的增加；2)输出电压的方向变换导致比较器稳定时间的延长，从而导致比较器工作速度的降低。
9、综上所述，传统可再生多级动态比较器一般包含预放大电路和末级可再生锁存比较器，预放大电路一般为处于开环工作模式的线性放大器，末级可再生锁存比较器一般工作于正反馈模式，上述传统多级比较器一般采用同一个使能信号控制其关断和开启，在开启初期中间级放大器的差分输入电压为零，因此极易受到放大器自身噪声和失调电压的影响而产生随机输出电压，虽然通过逐级的信号放大可以纠正后级放大器的前期错误输出，但是这些放大器输出状态的反复会导致整个多级比较器动态功耗的增加，同时也会降低整个多级比较器的工作速度。
技术实现思路
1、针对传统多级动态比较器的上述问题，本发明提供一种芯片多级比较器，对多级动态比较器每一级放大器采用独立的使能信号，并且通过在前后级放大器的控制信号之间增加适量的延迟，待前一级放大器开启一段时间并产生足够的差分输出之后，再开启后级放大器，由此可以确保后级放大器在开启时的差分输入不为0v，有效避免噪声和失调电压的影响，从而提高多放大器的比较精度和速度。
2、具体的，本发明的技术方案为：
3、一种芯片多级比较器，包含依次连接的第一预放大器、第二预放大器和作为锁存器的动态可再生比较器，所述第一预放大器、第二预放大器及动态可再生比较器的使能信号均为独立信号，其中第二预放大器的使能信号en2为通过延时的第一预放大器的使能信号en1，动态可再生比较器的使能信号en3为通过延时的第二预放大器的使能信号en2。
4、通过上述延时，可以确保在前一级的输出产生足够的差分电压之后才打开后一级的放大器，由此一方面可以降低放大器每一级的输入噪声对该级比较器输出结果的影响，另一方面可以增加多级比较器整体的比较速度。
5、进一步地，所述使能信号的延时可以通过在上述使能信号之间插入数字延时单元实现，也可以采用更高频的时钟通过一个计数器产生的多相信号来实现。
6、本发明的工作原理及有益效果包括：
7、本发明的多级比较器，对多级动态比较器每一级放大器采用独立的使能信号，并且通过在前后级放大器的控制信号之间增加适量的延迟，待前一级放大器开启一段时间并产生足够的差分输出之后，再开启后级放大器，由此可以确保后级放大器在开启时的差分输入不为0v，有效避免噪声和失调电压的影响，从而提高多放大器的比较精度和速度。
8、本发明具有以下优点：1)仅需在传统多级比较器的前后级使能信号之间插入适量延时即可，无需改动模拟电路，2)避免线性放大器因噪声和失调的错误建立；3)避免正反馈动态可再生比较器因噪声导致的错误建立。
1.一种芯片多级比较器，其特征在于，包含依次连接的第一预放大器、第二预放大器和作为锁存器的动态可再生比较器，所述第一预放大器、第二预放大器及动态可再生比较器的使能信号均为独立信号，其中第二预放大器的使能信号en2为通过延时的第一预放大器的使能信号en1，动态可再生比较器的使能信号en3为通过延时的第二预放大器的使能信号en2。
2.根据权利要求1所述的芯片多级比较器，其特征在于，
3.根据权利要求1所述的芯片多级比较器，其特征在于，
4.根据权利要求1所述的芯片多级比较器，其特征在于，
5.根据权利要求4所述的芯片多级比较器，其特征在于，
6.根据权利要求1-5任一项所述的芯片多级比较器，其特征在于，
