本技术的实施例涉及电路驱动的，尤其涉及一种像素驱动电路、电路驱动方法、驱动基板和显示设备。
背景技术：
1、在相关的像素驱动电路中，由于oled(organic light emitting diode，有机发光二极管)的出光峰值波长受到电流密度(也即电压)，影响较大，并且在大部分的oled中，oled的出光峰值波长与电流密度之间呈现u型变化关系，也就是说，在低电流密度时，出光峰值波长与电流密度之间呈现负相关，在高电流密度时，出光峰值波长与电流密度之间呈现正相关，从而造成出光峰值波长的不稳定，进而造成显示出的颜色出现色偏。
2、基于此，需要一种能够避免电压造成颜色色偏的方案。
技术实现思路
1、有鉴于此，本技术的目的在于提出一种像素驱动电路、电路驱动方法、驱动基板和显示设备。
2、基于上述目的，本技术提供了像素驱动电路，包括：
3、锁存单元，接入写入信号，被配置为，在每个子帧内锁存所述写入信号，生成与所述写入信号相位相反的反相信号并输出，以控制所述像素驱动电路中像素；
4、复位单元，接入扫描信号并接地，被配置为，由所述扫描信号开启后，所述像素通过开启的复位单元放电，以令所述像素的电压复位。
5、其中像素驱动电路还包括：
6、输入单元，连接所述锁存单元，接入比特数据和所述扫描信号，被配置为根据所述比特数据生成所述写入信号，由所述扫描信号开启后，将所述写入信号输出至所述锁存单元；
7、驱动单元，接入输入信号，并与所述锁存单元和所述复位单元连接，被配置为，从所述锁存单元接入所述反相信号，由所述反相信号开启后，利用所述输入信号点亮像素驱动电路中的像素，响应于确定所述复位单元开启后，通过所述复位单元放电。
8、其中，扫描信号包括时序同步的行扫描信号和列扫描信号；
9、优选地，输入单元包括：
10、并串转换子单元，接入所述比特数据，被配置为，在完整的帧周期内，按照所述比特数据中各比特的比特位，依次为各比特生成对应的写入信号，并依次将对应的写入信号在对应的子帧内串行输出；
11、第一晶体管，源极连接所述并串转换子单元，栅极连接所述行扫描信号，漏极连接所述锁存单元，并被配置为，在每个子帧内，接入高电平的行扫描信号时开启，从所述并行转换子单元接入该子帧对应的写入信号，并输出至所述锁存单元；
12、第二晶体管，源极连接所述并串转换子单元，栅极连接所述列扫描信号，漏极连接所述锁存单元，并被配置为，在每个子帧内，接入高电平的列扫描信号时开启，从所述并行转换子单元接入该子帧对应的写入信号，并输出至所述锁存单元。
13、优选地，并串转换子单元还被配置为：
14、响应于接收到所述比特数据，确定所述比特数据中各比特的位权值的比例关系；
15、按照所述比例关系划对完整的帧周期进行划分，得到对应每个比特的子帧，各子帧之间的时长比例满足所述比例关系；
16、响应于确定比特的数值为1，则在对应的子帧内生成并输出高电平的写入信号；
17、响应于确定比特的数值为0，则在对应的子帧内生成并输出低电平的写入信号。
18、优选地，锁存单元包括：
19、第一反相器，输入端与所述第二晶体管的漏极连接，并被配置为，在每个子帧内，从所述第二晶体管接入对应的写入信号，生成与所述写入信号电位相反的反相信号，并写入至所述驱动单元；
20、第二反相器，输入端与所述第一反相器的输出端连接，所述第二反相器的输出端与所述第一反相器的输入端连接，并被配置为，在每个子帧内，从所述第一反相器的输出端接入所述反相信号，生成与所述反相信号电位相反的所述写入信号，并输出至所述第一反相器的输入端，以确认和锁存所述第一反相器接入的写入信号；
21、第三反相器，输入端与所述第一晶体管的漏极连接，所述第三反相器的输出端与所述第一反相器的输出端和所述第二反相器的输入端互相连接，并被配置为，在每个子帧内，从所述第一晶体管接入对应的所述写入信号，生成与所述写入信号电位相反的所述反相信号，并写入所述驱动单元；
22、所述第一反相器和所述第二反相器还被配置为，在同一子帧内，响应于确定任一反相器生成所述反相信号，另一反相器未生成所述反相信号，则不将所述反相信号写入至所述驱动单元。
23、优选地，驱动单元包括：
24、第三晶体管，栅极接入驱动信号，源极连接输入信号，被配置为，由接入的驱动信号开启，并在开启后输出所述输入信号；
25、第四晶体管，所述第四晶体管的栅极连接所述第一反相器的输出端和所述第三反相器的输出端，源极连接所述第三晶体管的漏极，被配置为，在每个子帧内，从所述第一反相器和所述第三反相器接入所述反相信号，并由所述反相信号控制开启或关闭，在开启时，从所述第三晶体管漏极接入所述输入信号并输出；
26、发光二极管，阳极连接所述第四晶体管的漏极，并被配置为，在每个子帧内，在所述第四晶体管开启时，从所述第四晶体管的漏极接入所述输入信号，并由所述输入信号驱动。
27、优选地，复位单元包括：
28、门电路组件，接入所述行扫描信号和所述列扫描信号，被配置为，响应于确定所述行扫描信号和所述列扫描信号均为高电位时，输出高电位的逻辑信号；
29、第五晶体管，栅极连接所述门电路组件，源极连接所述发光二极管的阳极，漏极接地，被配置为，响应于确定从所述门电路组件接入所述高电位的逻辑信号时导通，所述发光二极管的阳极电压通过导通的第五晶体管放电，以使所述阳极的电压复位至低电位。
30、基于同一发明构思，本技术还提供了一种电路驱动方法，用于驱动如前任一项所述的像素驱动电路，包括：
31、令锁存单元接入写入信号，在每个子帧内锁存所述写入信号，生成与所述写入信号相位相反的反相信号并输出，以控制所述像素驱动电路中像素；
32、令复位单元接入扫描信号并接地，由所述扫描信号开启后，所述像素通过开启的复位单元放电，以令所述像素的电压复位。
33、其中，像素驱动电路还包括输入单元和驱动单元；
34、该方法还包括：
35、令所述输入单元接入比特数据和所述扫描信号，根据所述比特数据生成所述写入信号，由所述扫描信号开启后，将所述写入信号输出至所述锁存单元；
36、令所述驱动单元接入输入信号，从所述锁存单元接入所述反相信号，由所述反相信号开启后，利用所述输入信号点亮像素驱动电路中的像素，响应于确定所述复位单元开启后，通过所述复位单元放电。
37、其中，扫描信号包括行扫描信号和列扫描信号；
38、进一步地，令所述输入单元根据所述比特数据生成所述写入信号，由所述扫描信号开启根据所述比特数据生成所述写入信号，由所述扫描信号开启后，将所述写入信号输出至所述锁存单元，包括：
39、在完整的帧周期内，令所述输入单元中的并串转换子单元按照所述比特数据中各比特的比特位，依次为各比特生成对应的写入信号，并依次将对应的写入信号在对应的子帧内串行输出至所述输入单元中的第一晶体管和第二晶体管；
40、在每个子帧内，利用所述行扫描信号开启所述第一晶体管，利用与所述行扫描信号同步的列扫描信号开启所述第二晶体管，令所述第一晶体管和所述第二晶体管同步接收对应的写入信号，并输出至所述锁存单元。
41、进一步地，按照所述比特数据中各比特的比特位，依次为各比特生成对应的写入信号，包括：
42、响应于接收到所述比特数据，确定所述比特数据中各比特的位权值的比例关系；
43、按照所述比例关系划对完整的帧周期进行划分，得到对应每个比特的子帧，各子帧之间的时长比例满足所述比例关系；
44、响应于确定比特的数值为1，则在对应的子帧内生成高电平的写入信号；
45、响应于确定比特的数值为0，则在对应的子帧内生成低电平的写入信号。
46、其中，锁存单元包括第一反相器、第二反相器和第三反相器；
47、进一步地，在每个子帧内锁存所述写入信号，生成与所述写入信号相位相反的反相信号并输出，包括：
48、在每个子帧内，令所述第一反相器接入对应的写入信号，生成与所述写入信号电位相反的反相信号，并写入至所述驱动单元；
49、在该子帧内，令所述第二反相器从所述第一反相器接入所述反相信号，生成与所述反相信号电位相反的所述写入信号，并输出至所述第一反相器，以确认和锁存所述第一反相器接入的写入信号；
50、在该子帧内，令所述第三反相器，从所述第一晶体管接入对应的所述写入信号，生成与所述写入信号电位相反的所述反相信号，并写入至所述驱动单元；
51、在该子帧内，响应于确定所述第一反相器和所述第二反相器中任一反相器生成所述反相信号，另一反相器未生成所述反相信号，则不将所述反相信号写入至所述驱动单元。
52、进一步地，控制所述像素驱动电路中像素，包括：
53、在完整帧周期的每个子帧内，根据对应的写入信号控制所述像素在该子帧内是否点亮；
54、利用点亮像素的各子帧的时长之和控制该像素在该完整帧周期内的灰阶显示。
55、基于同一发明构思，本技术还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上任意一项所述的电路驱动方法。
56、基于同一发明构思，本技术还提供了一种驱动基板，所述驱动基板包括如上任意项所述的像素驱动电路。
57、基于同一发明构思，本技术还提供了一种显示设备，所述显示设备包括如上所述的驱动基板。
58、从上面所述可以看出，本技术提供的像素驱动电路、电路驱动方法、驱动基板和显示设备，本技术的实施例的电路驱动方法，基于将比特数据生成为多个写入信号，实现将并行的写入数据转化为串行的多个写入信号，并通过将完整的帧周期划分为多个子帧，并在每个子帧内串行输出对应的写入信号，从而实现在每个子帧内控制像素的点亮和熄灭，进而根据像素在完整帧周期内的点亮时间占比，来控制该像素在该帧周期内的灰阶显示，同时通过锁存单元在每个子帧内锁存对应的写入信号，从而实现在该子帧内对像素的控制保持稳定。
1.一种像素驱动电路，其特征在于，包括：
2.根据权利要求1所述的电路，其特征在于，所述像素驱动电路还包括：
3.根据权利要求2所述的电路，其特征在于，所述扫描信号包括时序同步的行扫描信号和列扫描信号；
4.根据权利要求3所述的电路，其特征在于，所述并串转换子单元还被配置为：
5.根据权利要求3所述的电路，其特征在于，所述锁存单元包括：
6.根据权利要求5所述的电路，其特征在于，所述驱动单元包括：
7.根据权利要求6所述的电路，其特征在于，所述复位单元包括：
8.一种电路驱动方法，用于驱动如权利要求1至7中任意项所述的像素驱动电路，其特征在于，包括：
9.根据权利要求8所述的方法，其特征在于，所述像素驱动电路还包括输入单元和驱动单元；
10.根据权利要求9所述的方法，其特征在于，所述扫描信号包括行扫描信号和列扫描信号；
11.根据权利要求10所述的方法，其特征在于，所述按照所述比特数据中各比特的比特位，依次为各比特生成对应的写入信号，包括：
12.根据权利要求10所述的方法，其特征在于，所述锁存单元包括第一反相器、第二反相器和第三反相器；
13.根据权利要求8所述的方法，其特征在于，所述控制所述像素驱动电路中像素，包括：
14.一种驱动基板，其特征在于，所述电路基板包括多个如权利要求1-7中任意项所述的像素驱动电路。
15.一种显示设备，其特征在于，包括如权利要求14所述的驱动基板。
