一种电路板卡及信号发生器的制作方法

    技术2024-12-16  9


    本申请属于电子电路,更具体地,涉及一种电路板卡及信号发生器。


    背景技术:

    1、图像发生器(pattern generator,pg)是一种专业的测试设备,用于评估和校准显示设备的性能。显示设备可以是液晶显示屏(liquid crystal display,lcd)、发光二极管显示屏(light emitting diode,led)或有机发光二极管显示屏(organic light emittingdiode,oled)等。pg可以产生一系列标准或自定义的图像模式,用以检测显示设备的分辨率、颜色准确性、亮度、对比度、响应时间以及是否存在坏点等问题。

    2、一般地,pg由主卡、多个子卡和背板等组成,主卡通过背板与多个子卡通信连接,主卡用于控制各个子卡,子卡与被测设备连接。主卡与子卡之间可以采用高速总线进行通信,也可以采用低速总线进行通信。

    3、现有技术中,针对主卡与子卡之间可以采用高速总线进行通信的情况,会设计相应的板卡(包括主卡和背板等),针对主卡与子卡之间可以采用低速总线进行通信的情况,也会设计相应的板卡,同一板卡仅支持一种总线通信场景(低速总线通信场景或高速总线通信场景)。对于pg的板卡,如何兼容多种总线通信场景是目前业界亟待解决的技术问题。


    技术实现思路

    1、针对现有技术的缺陷,本申请的目的在于实现pg的板卡兼容多种总线通信场景。

    2、为实现上述目的,第一方面,本申请提供了一种电路板卡,包括:主卡和背板;

    3、背板配置有用于对接主卡的低速总线接口、用于对接主卡的高速总线接口、用于对接总线扩展板的总线扩展接口和多个子卡接口,高速总线的通信速率高于低速总线的通信速率;

    4、所述主卡配置有主控芯片槽位、用于对接背板的低速总线接口、用于对接背板的高速总线接口,所述主控芯片槽位与低速总线接口连接,且所述主控芯片槽位与高速总线接口连接;

    5、所述低速总线接口配置有多组低速总线管脚,一组低速总线管脚用于传输多路低速总线信号,低速总线接口中的一组低速总线管脚对应连接一个子卡接口中的一组低速总线管脚;

    6、所述高速总线接口配置有至少一组高速总线管脚,一组高速总线管脚用于传输一路高速总线信号;

    7、在所述主卡与子卡采用高速总线通信的情况下,所述总线扩展接口上插接有总线扩展板,所述总线扩展板配置有至少一个高速总线交换芯片,高速总线接口中同一组的高速总线管脚连接至同一个高速总线交换芯片,所述高速总线交换芯片用于将高速总线接口中的每一组高速总线管脚扩展为多组高速总线管脚,扩展后得到的多组高速总线管脚中的每一组高速总线管脚对应连接一个子卡接口中的一组高速总线管脚;

    8、一个子卡接口与一个子卡连接。

    9、本申请实施例提供的板卡,能够支持主卡与子卡之间采用低速总线和/或高速总线进行通信,实现兼容多种总线通信场景。

    10、在一种可能的实现方式中,所述主控芯片槽位上安置有主控芯片,所述主控芯片配置有低速总线,所述主控芯片的低速总线与所述低速总线接口连接。

    11、在一种可能的实现方式中,所述主控芯片槽位上安置有主控芯片,所述主控芯片配置有高速总线,所述主控芯片的高速总线与所述高速总线接口连接。

    12、在一种可能的实现方式中,所述主控芯片为fpga或mcu。

    13、在一种可能的实现方式中,在所述背板上,所述低速总线接口和所述高速总线接口采用相同的高速总线连接器;

    14、在所述主卡上,所述低速总线接口和所述高速总线接口采用相同的高速总线连接器;

    15、所述背板上的高速总线连接器为公座或母座,相应地,所述主卡上的高速总线连接器为母座或公座。

    16、在一种可能的实现方式中,所述主卡包括:主控芯片载板和低速总线接口板;

    17、所述主控芯片载板配置有主控芯片槽位、用于对接背板的高速总线接口和用于按堆叠方式承载所述低速总线接口板的低速总线插槽;

    18、所述低速总线接口板配置有用于对接背板的低速总线接口;

    19、所述主控芯片槽位通过所述低速总线插槽与所述低速总线接口连接,且所述主控芯片槽位与所述高速总线接口连接。

    20、在一种可能的实现方式中,所述低速总线接口配置有多个用于传输槽位状态信号的管脚,和/或所述高速总线接口配置有多个用于传输槽位状态信号的管脚;

    21、在所述背板上,一个用于传输槽位状态信号的管脚与一个子卡接口的槽位状态信号管脚对应连接,以接收子卡发送的槽位状态信号;

    22、在所述主卡上,各个用于传输槽位状态信号的管脚与主控芯片槽位连接。

    23、在一种可能的实现方式中,所述低速总线接口配置有多个用于传输同步信号的管脚,和/或所述高速总线接口配置有多个用于传输同步信号的管脚;

    24、在所述背板上,一个用于传输同步信号的管脚与一个子卡接口的同步信号管脚对应连接;

    25、在所述主卡上,各个用于传输同步信号的管脚与主控芯片槽位连接。

    26、在一种可能的实现方式中,总线扩展接口和总线扩展板设置有第一高速对扣连接器,背板的高速总线接口中的每一组高速总线管脚通过第一高速对扣连接器连接至高速总线交换芯片;

    27、总线扩展接口和总线扩展板设置有第二高速对扣连接器,每一个子卡接口中的高速总线管脚通过第二高速对扣连接器连接至高速总线交换芯片。

    28、在一种可能的实现方式中,所述高速总线为pcie总线。

    29、在一种可能的实现方式中,所述低速总线为spi总线或i2c总线。

    30、第二方面,本申请还提供一种信号发生器,包括:子卡和上述任意一种电路板卡。

    31、总体而言,通过本申请所构思的以上技术方案与现有技术相比,具有以下有益效果:

    32、(1)提高研发和生产效率:在研发过程中,仅需针对一个通用型板卡进行开发和迭代,而不是针对多个不同的板卡,简化研发过程,提高研发工作效率;在生产过程中,仅需操作一个通用型板卡,而不是多个不同的板卡,简化生产人员培训过程,降低生产人员操作难度,提高生产人员的工作效率。

    33、(2)提升测试的灵活性:测试过程中,可以在不更换板卡的情况下,即可实现高速总线通信与低速总线通信之间的灵活切换。还能够支持主卡与多个子卡之间既采用低速总线进行通信又采用高速总线进行通信的测试场景,拓展了板卡的应用范围。

    34、(3)减少备用部件:由于一个板卡可以适用于多种总线通信场景,无需为不同的总线通信需求准备多个专用板卡,这样可以减少备用部件的库存,降低管理成本。



    技术特征:

    1.一种电路板卡,其特征在于,包括:主卡和背板;

    2.根据权利要求1所述电路板卡,其特征在于,所述主控芯片槽位上安置有主控芯片,所述主控芯片配置有低速总线,所述主控芯片的低速总线与所述低速总线接口连接。

    3.根据权利要求1所述电路板卡,其特征在于,所述主控芯片槽位上安置有主控芯片,所述主控芯片配置有高速总线,所述主控芯片的高速总线与所述高速总线接口连接。

    4.根据权利要求2或3所述电路板卡,其特征在于,所述主控芯片为fpga或mcu。

    5.根据权利要求1所述电路板卡,其特征在于,在所述背板上,所述低速总线接口和所述高速总线接口采用相同的高速总线连接器;

    6.根据权利要求1所述电路板卡,其特征在于,所述主卡包括:主控芯片载板和低速总线接口板;

    7.根据权利要求1所述电路板卡,其特征在于,所述低速总线接口配置有多个用于传输槽位状态信号的管脚,和/或所述高速总线接口配置有多个用于传输槽位状态信号的管脚;

    8.根据权利要求1所述电路板卡,其特征在于,所述低速总线接口配置有多个用于传输同步信号的管脚,和/或所述高速总线接口配置有多个用于传输同步信号的管脚;

    9.根据权利要求1-3任一项或5-8任一项所述电路板卡,其特征在于,所述总线扩展接口和所述总线扩展板设置有第一高速对扣连接器,所述背板的高速总线接口中的每一组高速总线管脚通过所述第一高速对扣连接器连接至所述高速总线交换芯片;

    10.一种信号发生器,其特征在于,包括:子卡和如权利要求1-9任一所述电路板卡。


    技术总结
    本申请属于电子电路技术领域,具体公开了一种电路板卡及信号发生器,电路板卡包括:背板配置有用于对接主卡的低速总线接口、用于对接主卡的高速总线接口、用于对接总线扩展板的总线扩展接口和多个子卡接口,高速总线的通信速率高于低速总线的通信速率;低速总线接口配置有多组低速总线管脚,一组低速总线管脚与一个子卡接口连接;高速总线接口配置有至少一组高速总线管脚;在采用高速总线通信的情况下,总线扩展接口插接有总线扩展板,将每一组高速总线管脚扩展为多组高速总线管脚,扩展得到的每一组高速总线管脚与一个子卡接口连接。通过本申请,支持主卡与子卡之间采用低速总线和/或高速总线进行通信,实现兼容多种总线通信场景。

    技术研发人员:邹学斌,王瑞朋,杨守平,聂佳,帅敏
    受保护的技术使用者:武汉精立电子技术有限公司
    技术研发日:
    技术公布日:2024/10/24
    转载请注明原文地址:https://symbian.8miu.com/read-23736.html

    最新回复(0)