本发明涉及半导体，特别涉及一种半导体器件及其制造方法。
背景技术：
1、随着各种电子产品朝小型化发展的趋势，半导体器件的设计也必须符合高积集度及高密度的要求。对于具备凹入式栅极结构的动态随机存取存储器(dynamic randomaccess memory，dram)而言，由于其可以在相同的半导体衬底内获得更长的载子通道长度，以减少电容结构的漏电情形产生，因此在目前主流发展趋势下，其已逐渐取代仅具备平面栅极结构的动态随机存取记忆体。一般来说，具备凹入式栅极结构的动态随机存取存储器是由数目庞大的存储单元(memory cell)聚集形成阵列区，用来存储信息，而每一个存储单元可由晶体管组件与电容器组件串联组成，以接收来自字线(word line，wl)及位线(bitline，bl)的电压信息。因应产品需求，所述阵列区中的存储单元密度须持续提升，造成相邻位线结构的顶部发生粘连的风险不断增加。因此，现有技术或结构还待进一步改良以有效提升相关存储器件的效能及可靠度。
技术实现思路
1、本发明的目的在于提供一种半导体器件及其制造方法，以有效避免现有技术中位线结构随着半导体器件尺寸的微缩所衍生的顶部粘连、漏电等问题，进而提升了半导体器件的可靠度与性能。
2、第一方面，为了达到上述目的，本发明提供了一种半导体器件，其至少可包括：
3、基底；
4、多个位线结构，设置在所述基底上包括由下往上依次堆叠的导电层和绝缘盖层，所述位线结构包括在水平方向上相互分隔且交替排列的第一位线结构及第二位线结构，且所述第一位线结构的顶面高于所述第二位线结构的顶面；
5、多个连接垫结构，设置在相邻所述位线结构之间并沿水平方向延伸覆盖在所述位线结构的部分顶面上；
6、多个隔离结构，设置在相邻所述连接垫结构之间，包括位于所述第一位线结构上方的第一隔离结构和位于所述第二位线结构上方的第二隔离结构。
7、在一些可选的示例中，所述第一位线结构的导电层与所述第二位线结构的导电层的顶面位于相同水平高度。
8、在一些可选的示例中，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构与所述第二位线结构彼此隔离。
9、在一些可选的示例中，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构直接接触所述第二位线结构。
10、在一些可选的示例中，所述第一隔离结构与所述第二隔离结构延伸至所述第一位线结构和所述第二位线结构的不同深度处。
11、在一些可选的示例中，所述第一隔离结构的底面低于所述第二隔离结构的底面。
12、在一些可选的示例中，所述第一位线结构的顶面与所述连接垫结构的顶面之间的距离可小于所述第二位线结构的顶面与所述连接垫结构的顶面之间的距离。
13、在一些可选的示例中，本发明中的所述半导体器件，还可包括：
14、介质层，设置在所述基底上并覆盖所述第二位线结构的顶面。
15、在一些可选的示例中，所述介质层与所述第一位线结构的顶面可位于相同水平高度。
16、在一些可选的示例中，本发明中的所述半导体器件，还可包括：
17、多个触点结构，设置在所述连接垫结构下，并电性连接所述基底。
18、第二方面，基于相同的发明构思，本发明还提供了一种半导体器件的制造方法，其至少可包括如下步骤：
19、提供基底；
20、形成多个相互分隔地位线结构，所述位线结构位于所述基底上且包括由下往上依次堆叠的导电层和绝缘盖层，所述位线结构包括在水平方向上相互分隔且交替排列的第一位线结构及第二位线结构，且所述第一位线结构的顶面高于所述第二位线结构的顶面；
21、形成多个连接垫结构，所述连接垫结构位于相邻所述位线结构之间并沿水平方向延伸覆盖在所述位线结构的部分顶面上；
22、形成多个隔离结构，所述隔离结构位于相邻所述连接垫结构之间并包括位于所述第一位线结构上方的第一隔离结构和位于所述第二位线结构上方的第二隔离结构。
23、在一些可选的示例中，形成所述第一位线结构和所述第二位线结构的步骤，可包括：
24、形成多个第一位线结构，所述多个第一位线结构在水平方向上相互分隔地设置在所述基底上；
25、依次形成绝缘材料层和光阻层，所述绝缘材料层位于相邻所述第一位线结构之间，所述光阻层位于所述绝缘材料层上；
26、以所述光阻层为掩膜，去除所述第一位线结构的其中一部分的部分高度，以得到与剩余的第一位线结构在水平方向上交替排列的第二位线结构。
27、在一些可选的示例中，所述第一位线结构的导电层与所述第二位线结构的导电层的顶面位于相同水平高度。
28、在一些可选的示例中，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构与所述第二位线结构彼此隔离。
29、在一些可选的示例中，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构直接接触所述第二位线结构。
30、本发明中，通过将半导体器件中的多个位线结构沿水平方向设置为交替排列且顶面位于不同水平高度的第一位线结构和第二位线结构，实现避免现有技术中顶面位于相同水平高度的位线结构随着半导体器件尺寸的微缩所衍生的相邻位线结构的顶部粘连、漏电等问题，进而提升半导体器件的可靠度与性能的目的。
1.一种半导体器件，其特征在于，包括：
2.如权利要求1所述的半导体器件，其特征在于，所述第一位线结构的导电层与所述第二位线结构的导电层的顶面位于相同水平高度。
3.如权利要求1所述的半导体器件，其特征在于，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构与所述第二位线结构彼此隔离。
4.如权利要求1所述的半导体器件，其特征在于，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构直接接触所述第二位线结构。
5.如权利要求4所述的半导体器件，其特征在于，所述第一隔离结构与所述第二隔离结构延伸至所述第一位线结构和所述第二位线结构的不同深度处。
6.如权利要求1所述的半导体器件，其特征在于，所述第一隔离结构的底面低于所述第二隔离结构的底面。
7.如权利要求1所述的半导体器件，其特征在于，所述第一位线结构的顶面与所述连接垫结构的顶面之间的距离小于所述第二位线结构的顶面与所述连接垫结构的顶面之间的距离。
8.如权利要求1所述的半导体器件，其特征在于，还包括：
9.如权利要求8所述的半导体器件，其特征在于，所述介质层与所述第一位线结构的顶面位于相同水平高度。
10.如权利要求4所述的半导体器件，其特征在于，还包括：
11.一种半导体器件的制造方法，其特征在于，包括：
12.如权利要求11所述的半导体器件的制造方法，其特征在于，形成所述第一位线结构和所述第二位线结构的步骤，包括：
13.如权利要求11所述的半导体器件的制造方法，其特征在于，所述第一位线结构的导电层与所述第二位线结构的导电层的顶面位于相同水平高度。
14.如权利要求11所述的半导体器件的制造方法，其特征在于，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构与所述第二位线结构彼此隔离。
15.如权利要求11所述的半导体器件的制造方法，其特征在于，所述第一隔离结构直接接触所述第一位线结构，所述第二隔离结构直接接触所述第二位线结构。
