本发明涉及模拟集成电路，特别涉及一种具有温度补偿的亚阈值cmos基准电路。
背景技术：
1、近年来无线物联网设备特别是无线传感器网络节点、无线医疗电子设备和可穿戴设备的快速发展推动了soc（片上系统）芯片向低功耗、低电源电压方向发展。基准源在soc中具有重要作用，它为其他电路模块提供电压和电流参考，其设计精度决定了整个系统的精度。然而，基准源的输出会受温度的影响而变化，一般采用温漂系数（tc）衡量基准源的精度和稳定性，它是基准源最关键的一个参数。传统带隙基准（bgr）电路的电源电压受限于双极型晶体管（bjt）器件的基极-发射极电压（vbe），难以进一步降低，而且传统带隙基准的功耗较大，一般在微瓦级以上，因此在很多物联网应用场景下并不适用。
2、亚阈值cmos基准源凭借低功耗、支持低电源电压工作、与标准cmos工艺高度兼容的特点被广泛应用。亚阈值cmos基准源的产生原理与带隙基准类似：它利用两个阈值电压（vth）不同的nmos晶体管获得基准电压，其基准电压的表达式中包含了由于两种晶体管阈值电压差值所构成的负温度系数项以及通过调整管子尺寸所构成的正温度系数项，将两项相加可以得到一个零温度系数的基准电压。但vth高阶项的值远大于带隙基准中vbe的高阶项，因此亚阈值cmos基准源往往温漂系数较高，或适用温度范围较窄。
3、需要说明的是，公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
技术实现思路
1、本发明的目的在于提供一种具有温度补偿的亚阈值cmos基准电路，以解决其温漂系数较高，或适用温度范围较窄的问题。
2、为解决上述技术问题，本发明提供一种具有温度补偿的亚阈值cmos基准电路，包括：
3、基准核心电路，用于通过mos管补偿输出基准电压的温度系数，所述基准核心电路的第一输出端用于作为基准电压输出端，第二输出端用于输出基准电流，所述基准核心电路还包括零温度系数电阻和运算放大器，所述运算放大器的正相输入端和所述基准核心电路的第一输出端相连，所述运算放大器的反相输入端接入偏置电流，并和所述零温度系数电阻的正极相连，以通过负反馈环路形成虚短在所述零温度系数电阻上产生零温度系数的偏置电流，并通过电流镜将所述偏置电流拷贝输出；
4、启动电路，用于使所述基准核心电路脱离零状态，所述启动电路的第一输出端和第二输出端分别和所述基准核心电路的第一输入端和第二输入端相连；
5、第一补偿电路，用于获取拷贝的偏置电流并通过mos管接入所述基准核心电路的第一输出端对基准电压进行补偿；
6、第二补偿电路，用于获取拷贝的偏置电流并通过mos管接入所述基准核心电路的第一输出端对基准电压进行补偿。
7、优选地，所述基准核心电路包括第一pmos管mp1、第二pmos管mp2、第三pmos管mp3、第四pmos管mp4、第五pmos管mp5、第六pmos管mp6、第一nmos管mn1、第二nmos管mn2、零温度系数电阻、第一电容c1、第二电容c2和运算放大器a；
8、所述第一nmos管mn1的源极、所述第一电容c1的负极板、所述零温度系数电阻的负极共接至gnd，所述第一nmos管mn1的栅极和所述第二nmos管mn2的栅极和漏极、所述第二pmos管mp2的漏极相连，所述第一pmos管mp1的源极、第三pmos管mp3的源极、第五pmos管mp5的源极和所述第二电容c2的正极板均连接至电源电压vdd，所述第四pmos管mp4的漏极连接至所述运算放大器a的偏置电流输入端ib，所述第六pmos管mp6的漏极与所述零温度系数电阻的正极、所述运算放大器a的反相输入端相连，所述第一pmos管mp1的漏极和所述第二pmos管mp2的源极相连，所述第三pmos管mp3的漏极和所述第四pmos管mp4的源极相连，所述第五pmos管mp5的漏极和所述第六pmos管mp6的源极相连。
9、优选地，所述第一补偿电路包括第三nmos管mn3、第四nmos管mn4、第五nmos管mn5、第七pmos管mp7和第八pmos管mp8；
10、所述第七pmos管mp7的源极连接至电源电压vdd，所述第四nmos管mn4的栅极和漏极连接至所述第八pmos管mp8的漏极，并与所述第五nmos管mn5的栅极相连，所述第四nmos管mn4的源极连接至所述第三nmos管mn3的漏极和栅极，所述第三nmos管mn3的源极和所述第五nmos管mn5的源极均连接至gnd，所述第七pmos管mp7的漏极和所述第八pmos管mp8的源极相连。
11、优选地，所述第二补偿电路包括第六nmos管mn6、第七nmos管mn7、第九pmos管mp9、第十pmos管mp10、第十一pmos管mp11和第十二pmos管mp12；
12、所述第九pmos管mp9的源极连接至电源电压vdd，所述第九pmos管mp9的漏极和所述第十pmos管mp10的源极相连，所述第十pmos管mp10的漏极连接至所述第六nmos管mn6的栅极和漏极，并与所述第七nmos管mn7的栅极相连，所述第六nmos管mn6的源极和所述第七nmos管mn7的源极均连接至gnd；
13、所述第十一pmos管mp11的源极连接至电源电压vdd，所述第十一pmos管mp11的漏极和所述第十二pmos管mp12的源极相连，所述第十二pmos管mp12的漏极为基准电流输出端。
14、优选地，所述运算放大器a的输出端和所述第一pmos管mp1的栅极、第二pmos管mp2的栅极、第三pmos管mp3的栅极、第四pmos管mp4的栅极、第五pmos管mp5的栅极、第六pmos管mp6的栅极、第七pmos管mp7的栅极、第八pmos管mp8的栅极、第九pmos管mp9的栅极、第十pmos管mp10的栅极、第十一pmos管mp11的栅极、第十二pmos管mp12的栅极、第二电容c2的负极板相连，并作为所述基准核心电路的第一输入端；所述第一nmos管mn1的漏极和所述第二nmos管mn2的源极、第一电容c1的正极板、第五nmos管mn5的漏极、第七nmos管mn7的漏极、所述运算放大器a的正相输入端、基准电压输出端，并作为所述基准核心电路的第二输入端。
15、优选地，所述启动电路包括第一pmos晶体管ms1、第二nmos晶体管ms2和第三nmos晶体管ms3，所述第一pmos晶体管ms1的栅极连接所述第二nmos晶体管ms2的漏极、第三nmos晶体管ms3的栅极，所述第一pmos晶体管ms1的源极和漏极均接至电源电压vdd，所述第三nmos晶体管ms3的漏极作为所述启动电路的第一输出端，所述第二nmos晶体管ms2的源极和所述第三nmos晶体管ms3的源极均接至gnd，所述第二nmos晶体管ms2的栅极作为所述启动电路的第二输出端。
16、优选地，所述运算放大器包括第八nmos管mn8、第九nmos管mn9、第十nmos管mn10、第十一nmos管mn11、第十二nmos管mn12、第十三nmos管mn13、第十四nmos管mn14、第十五nmos管mn15、第十三pmos管mp13、第十四pmos管mp14、第十五pmos管mp15、第十六pmos管mp16，第十七pmos管mp17、第十八pmos管mp18、第十九pmos管mp19、第二十pmos管mp20、第二十一pmos管mp21和第二十二pmos管mp22；
17、所述第八nmos管mn8的栅极与漏极互连，并与所述第九nmos管mn9的栅极、第十二nmos管mn12的栅极、第十四nmos管mn14的栅极共接，以作为所述运算放大器a的偏置电流输入端ib，所述第八nmos管mn8的源极、第九nmos管mn9的源极、第十nmos管mn10的源极、第十二nmos管mn12的源极和第十四nmos管mn14的源极均接至gnd；
18、所述第九nmos管mn9的漏极与所述第十三pmos管mp13的栅极、第十四pmos管mp14的栅极、第十五pmos管mp15的栅极、第十六pmos管mp16的栅极、第十七pmos管mp17的栅极、第十八pmos管mp18的栅极、第十四pmos管mp14的漏极相连，所述第十三pmos管mp13的源极、第十五pmos管mp15的源极、第十七pmos管mp17的源极，第二十一pmos管mp21的源极和第二十二pmos管mp22的源极均连接至电源电压vdd，所述第十三pmos管mp13的漏极和所述第十四pmos管mp14的源极相连，所述第十五pmos管mp15的漏极和所述第十六pmos管mp16的源极相连，所述第十七pmos管mp17的漏极和所述第十八pmos管mp18的源极相连；
19、所述第十六pmos管mp16的漏极与所述第十一nmos管mn11的栅极和漏极、第十三nmos管mn13的栅极、第十五nmos管mn15的栅极相连，所述第十一nmos管mn11的源极连接至所述第十nmos管mn10的栅极和漏极，所述第十八pmos管mp18的漏极与所述第十九pmos管mp19的源极、第二十pmos管mp20的源极连接，所述第十九pmos管mp19的栅极用于作为所述运算放大器a的正相输入端，所述第十九pmos管mp19的漏极连接至所述第十二nmos管mn12的漏极、第十三nmos管mn13的源极，所述第二十pmos管mp20的栅极用于作为所述运算放大器a的反相输入端，所述第二十pmos管mp20的漏极与所述第十四nmos管mn14的漏极、所述第十五nmos管mn15的源极相连，所述第二十一pmos管mp21的栅极和漏极互连，并与所述第二十二pmos管mp22的栅极、第十三nmos管mn13的漏极相连，所述第二十二pmos管mp22的漏极连接至所述第十五nmos管mn15的漏极，并作为所述运算放大器a的输出端。
20、优选地，所述零温度系数电阻包括串联的第一电阻r1和第二电阻r2，其中所述第一电阻r1具有负温度系数，所述第二电阻r2具有正温度系数。
21、优选地，所述第一电阻r1为多晶硅电阻，所述第二电阻r2为n阱电阻。
22、优选地，所述第一nmos管mn1、第五nmos管mn5和第七nmos管mn7是标准电压为3.3v的晶体管，其余mos管均为标准电压为1.5v的晶体管。
23、优选地，所述第五pmos管mp5、第六pmos管mp6、第十一pmos管mp11和第十二pmos管mp12的宽长比之比为λ: λ:1:1。
24、优选地，所述第一nmos管mn1的宽长比和所述第二nmos管mn2的宽长比具有一定比例，以对基准电压输出端输出的电压进行补偿。
25、在本发明提供的一种具有温度补偿的亚阈值cmos基准电路中，通过第一补偿电路和第二补偿电路在低温区和高温区进行分段补偿，得到了很低的温漂系数，并在基准核心电路中使用负反馈的方法提升整体电路的电源电压抑制比。
1.一种具有温度补偿的亚阈值cmos基准电路，其特征在于，包括：
2.根据权利要求1所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述基准核心电路包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第六pmos管、第一nmos管、第二nmos管、第一电容、第二电容；
3.根据权利要求1所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述第一补偿电路包括第三nmos管、第四nmos管、第五nmos管、第七pmos管和第八pmos管；
4.根据权利要求1所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述第二补偿电路包括第六nmos管、第七nmos管、第九pmos管、第十pmos管、第十一pmos管和第十二pmos管；
5.根据权利要求2-4任一项所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述运算放大器的输出端和所述第一pmos管的栅极、第二pmos管的栅极、第三pmos管的栅极、第四pmos管的栅极、第五pmos管的栅极、第六pmos管的栅极、第七pmos管的栅极、第八pmos管的栅极、第九pmos管的栅极、第十pmos管的栅极、第十一pmos管的栅极、第十二pmos管的栅极、第二电容的负极板相连，并作为所述基准核心电路的第一输入端；所述第一nmos管的漏极和所述第二nmos管的源极、第一电容的正极板、第五nmos管的漏极、第七nmos管的漏极、所述运算放大器的正相输入端、基准电压输出端，并作为所述基准核心电路的第二输入端。
6.根据权利要求2所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述启动电路包括第一pmos晶体管、第二nmos晶体管和第三nmos晶体管，所述第一pmos晶体管的栅极连接所述第二nmos晶体管的漏极、第三nmos晶体管的栅极，所述第一pmos晶体管的源极和漏极均接至电源电压，所述第三nmos晶体管的漏极作为所述启动电路的第一输出端，所述第二nmos晶体管的源极和所述第三nmos晶体管的源极均接至gnd，所述第二nmos晶体管的栅极作为所述启动电路的第二输出端。
7.根据权利要求1所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述运算放大器包括第八nmos管、第九nmos管、第十nmos管、第十一nmos管、第十二nmos管、第十三nmos管、第十四nmos管、第十五nmos管、第十三pmos管、第十四pmos管、第十五pmos管、第十六pmos管，第十七pmos管、第十八pmos管、第十九pmos管、第二十pmos管、第二十一pmos管和第二十二pmos管；
8.根据权利要求1所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述零温度系数电阻包括串联的第一电阻和第二电阻，其中所述第一电阻具有负温度系数，所述第二电阻具有正温度系数。
9.根据权利要求2-4任一项所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述第一nmos管、第五nmos管和第七nmos管是标准电压为3.3v的晶体管，其余mos管均为标准电压为1.5v的晶体管。
10.根据权利要求5所述的具有温度补偿的亚阈值cmos基准电路，其特征在于，所述第五pmos管和第六pmos管的宽长比相同，所述第十一pmos管和第十二pmos管的宽长比相同。
