基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法与流程

    技术2024-11-25  35


    本发明属于陶瓷管壳混合电路封装工艺领域,具体涉及了一种基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法。


    背景技术:

    1、随着光电耦合器的发展,多通道光电耦合器的出现成为必然,而表贴多通道光电耦合器的光互扰也成为亟待解决的问题。因此急需一种适用性广、效果显著、不需要更改设计、且不影响其他电学性能的消除多通道表贴光电耦合器光互扰的工艺方法。

    2、光电耦合器是通过发光二极管发光,光敏三极管接收光信号,在无物理连接的环境中将光信号转化为电信号,产生放大电流,从而实现放大器功能的光电器件。

    3、光电耦合器的结构如图1,包括:带有阶梯凹槽的陶瓷管座,所述阶梯凹槽的上凹槽的底部设有内盖板,所述上凹槽的外部设有外盖板;所述内盖板的下方设有发光芯片,所述阶梯凹槽的下凹槽的底部设有光电集成电路芯片,所述发光芯片和光电集成电路芯片上分别设有键合丝。

    4、改良后的工艺方法适用性广,可用于两路以上的sop、dip、lcc等多种封装形式的表贴光电耦合器,效果明显,可将光互扰值控制到1ua或更低;不需要更改设计,可直接使用在生产中;还可用于未封帽电路的返工处理,使其光互扰合格。


    技术实现思路

    1、为了解决现有技术中的上述问题,即现有的测量工艺无法对多通道光电耦合器通道间容易造成光互扰进行验证测量的问题,本发明提供了一种基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,所述包括:

    2、步骤s1,将表贴光电耦合器固定于点胶工装设定位置,并调整显微镜视野正对所述多通道表贴光电耦合器;

    3、步骤s2,使绝缘胶附着在内瓷片近腔体侧壁一侧中间;

    4、通过拨针进行移动使内瓷片近腔体侧壁的绝缘胶与陶瓷外壳侧壁连接;

    5、填涂绝缘胶使内瓷片与陶瓷隔离墙之间的中缝完全遮盖,获得封光表贴光电耦合器;

    6、步骤s3,通过设定的测量电路,对封光表贴光电耦合器进行电流传输比和光互扰的测量。

    7、进一步的,所述点胶工装,包括点胶工装上层、点胶工装中层和点胶工装下层;

    8、所述点胶工装上层为聚四氟乙烯薄膜;

    9、所述点胶工装中层为印有网格的软垫;

    10、所述点胶工装上层平整的塑料壳体。

    11、进一步的,所述表贴光电耦合器,包括:

    12、外壳、三极管芯片、二极管芯片、内瓷片和封帽环;

    13、所述三极管芯片固定粘接于外壳上的第一特定位置;

    14、所述二极管芯片固定粘接于内瓷片上的第二特定位置;

    15、所述三极管芯片和二极管芯片均采用键合连接键合指;

    16、所述外壳为设置了第一腔体和第二腔体的矩形;在外壳轴心处,设置不穿通的方形第一腔体,在第一腔体的上部设置同心的第二腔体,第二腔体的边长大于第一腔体;在第一腔体和第二腔体的交接处设置有过外壳轴心连接外壳对应两边的一个陶瓷隔离墙;

    17、所述将内瓷片将二极管芯片所在面朝下,设置在外壳第一腔体和第二腔体的交界处的陶瓷隔离墙上,并在外壳上开口处设置与外壳上部外轮廓重合的封帽环封闭。

    18、进一步的,所述将多通道表贴光电耦合器固定于点胶工装设定位置具体为:用镊子夹取多通道表贴光电耦合器的左端和右端的陶瓷部分,粘接在点胶工装设定位置;

    19、使点胶工装中每只多通道表贴光电耦合器的间隔大于0.5cm*0.5cm。

    20、进一步的,所述步骤s2具体包括:

    21、使绝缘胶附着在内瓷片近腔体侧壁一侧中间,且确保绝缘胶附着在内瓷片的宽度小于或等于内瓷片宽度的三分之一;

    22、确保绝缘胶填满整个缝隙,并与下腔体长度保持一致;

    23、确保绝缘胶附着在内瓷片近腔体侧壁中间的最高处高度距封帽环上表面大于或等于200μm;

    24、确保绝缘胶与内瓷片的接触面在内瓷片上表面,不得与绝缘胶进入内瓷片与侧壁缝隙中;

    25、确保完成绝缘胶填涂后在所有通道最左侧和最右侧保留长度为100μm至200μm的通气通道;

    26、确保绝缘胶的厚度在50μm至60μm,填涂厚度均匀无气泡。

    27、进一步的,所述绝缘胶,选取粘度为11000cps至13000cps,透光率<35%的绝缘胶。

    28、进一步的,若所述表贴光电耦合器为多通道表贴光电耦合器,则步骤s2中,在获得封光表贴光电耦合器之前,还包括将每两路内瓷片中间的缝隙都进行绝缘胶填涂的步骤。

    29、进一步的,在电流传输比和光互扰的测量之后还包括固化步骤:将封光表贴光电耦合器在氮气烘箱内固化,固化温度为150±5℃,固化时间为1h,固化时的氮气流量为15±5l/min。

    30、进一步的,在步骤s2之后,还包括点胶镜检的过程包括:在30倍至60倍显微镜下检查绝缘胶的厚度、填涂位置和至封帽环的距离,并确认保留了通气通道。

    31、进一步的,所述绝缘胶在使用前静置缓释1小时后,放置在容器中。

    32、本发明的有益效果:

    33、(1)本发明采用工艺方法将结构性系统性的电路设计误差影响降低至最小化,通过极低的成本和简单易行的操作方式极大程度的降低光互扰;

    34、(2)本发明适用性广,可用于两路以上的sop、dip、lcc等多种封装形式的表贴光电耦合器,效果明显,可将光互扰值控制到1ua或更低;不需要更改设计,可直接使用在生产中;还可用于未封帽电路的返工处理,使其光互扰合格。

    35、(3)同一工步在解决光互扰问题的基础上同时加固器件间连接,确保了封装的高可靠性。

    36、(4)该工艺方法除了可以降低光互扰以外,对多通道光电耦合器的其他电性能,(如传输比)无负面影响。

    37、(5)通过减少向腔体漫反射的电磁波,削减电流传输损耗。



    技术特征:

    1.一种基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述方法包括:

    2.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述点胶工装,包括点胶工装上层、点胶工装中层和点胶工装下层;

    3.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述表贴光电耦合器,包括:

    4.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述将多通道表贴光电耦合器固定于点胶工装设定位置具体为:用镊子夹取多通道表贴光电耦合器的左端和右端的陶瓷部分,粘接在点胶工装设定位置;

    5.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述步骤s2具体包括:

    6.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述绝缘胶,选取粘度为11000cps至13000cps,透光率<35%的绝缘胶。

    7.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,若所述表贴光电耦合器为多通道表贴光电耦合器,则步骤s2中,在获得封光表贴光电耦合器之前,还包括将每两路内瓷片中间的缝隙都进行绝缘胶填涂的步骤。

    8.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,在电流传输比和光互扰的测量之后还包括固化步骤:将封光表贴光电耦合器在氮气烘箱内固化,固化温度为150±5℃,固化时间为1h,固化时的氮气流量为15±5l/min。

    9.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,在步骤s2之后,还包括点胶镜检的过程包括:在30倍至60倍显微镜下检查绝缘胶的厚度、填涂位置和至封帽环的距离,并确认保留了通气通道。

    10.根据权利要求1所述的基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,其特征在于,所述绝缘胶在使用前静置缓释1小时后,放置在容器中。


    技术总结
    本发明属于电路封装工艺领域,具体涉及一种基于低透光率绝缘胶抑制光电耦合器光互扰的工艺方法,旨在解决多通道光电耦合器通道间容易造成光互扰的问题。本发明包括:将表贴光电耦合器固定于点胶工装设定位置,并调整显微镜视野正对所述多通道表贴光电耦合器;使绝缘胶附着在内瓷片近腔体侧壁一侧中间;通过拨针进行移动使内瓷片近腔体侧壁的绝缘胶与陶瓷外壳侧壁连接;填涂绝缘胶使内瓷片与陶瓷隔离墙之间的中缝完全遮盖;通过设定的测量电路,对封光表贴光电耦合器进行电流传输比和光互扰的测量。本发明采用工艺方法将结构性系统性的电路设计误差影响降低至最小化,通过极低的成本和简单易行的操作方式极大程度的降低光互扰。

    技术研发人员:周启钧,荆林晓,陈宪荣,井立鹏,杜博闻,杜微
    受保护的技术使用者:北京时代民芯科技有限公司
    技术研发日:
    技术公布日:2024/10/24
    转载请注明原文地址:https://symbian.8miu.com/read-22592.html

    最新回复(0)