本技术涉及显示，具体涉及一种栅极驱动电路及显示面板。
背景技术：
1、随着人们品味的日益提高，对面板的规格也提出了更高的要求，如高刷新率、高分辨率、高寿命等。相较于采用覆晶薄膜固定栅极驱动芯片(gate cof)而言，阵列基板行驱动(goa)技术在成本和功能性上具备很大优势，因此成为了面板开发的重点方向。
2、其中，栅极驱动电路可以采用goa技术制备，然而，栅极驱动电路通常使用双反相器来交替下拉同一栅极驱动信号，这不利于实现窄边框。
技术实现思路
1、本技术提供一种栅极驱动电路及显示面板，以缓解同一栅极驱动信号需要双反相器来交替下拉的技术问题。
2、第一方面，本技术提供一种栅极驱动电路，该栅极驱动电路包括移位寄存器，其中，第n级移位寄存器包括上拉控制模块、上拉模块、第一反相器以及第一下拉维持模块，上拉控制模块与第一时钟线、第n-1级级联线以及上拉节点连接；上拉模块与上拉节点、第二时钟线以及第n级栅极驱动线连接；第一反相器与上拉节点、第三时钟线、第一低电位线以及高电位线连接；第一下拉维持模块与第一反相器的输出端、第二低电位线以及第n级栅极驱动线连接。
3、在其中一些实施方式中，第一反相器包括第一晶体管、第二晶体管以及第三晶体管，第一晶体管的第一极与高电位线连接，第一晶体管的栅极与第三时钟线连接；第二晶体管的第一极与第一晶体管的第二极连接，第二晶体管的栅极与第一晶体管的栅极连接；第三晶体管的第一极与第二晶体管的第一极、第一下拉维持模块的控制端连接，第三晶体管的栅极与上拉节点连接，第三晶体管的第二极与第一低电位线连接。
4、在其中一些实施方式中，第一下拉维持模块包括第四晶体管和第五晶体管，第四晶体管的第一极与第n级栅极驱动线连接，第四晶体管的栅极与第三晶体管的第一极、第二晶体管的第一极连接；第五晶体管的第一极与第四晶体管的第二极连接，第五晶体管的栅极与第四晶体管的栅极连接，第五晶体管的第二极与第二低电位线连接；其中，第一低电位线用于传输第一低电位信号，第二低电位线用于传输第二低电位信号，第一低电位信号的电位大于第二低电位信号的电位。
5、在其中一些实施方式中，第n级移位寄存器还包括级联模块、第二反相器以及第二下拉维持模块，级联模块与第四时钟线、上拉节点以及第n级级联线连接；第二反相器与第一时钟线、上拉节点、高电位线以及第一低电位线连接；第二下拉维持模块与第二反相器的输出端、第一低电位线以及第n级级联线连接。
6、在其中一些实施方式中，第二反相器包括第六晶体管、第七晶体管以及第八晶体管，第六晶体管的第一极与高电位线连接，第六晶体管的栅极与第一时钟线连接；第七晶体管的第一极与第六晶体管的第二极连接，第七晶体管的栅极与第六晶体管的栅极连接；第八晶体管的第一极与第七晶体管的第二极、第二下拉维持模块的控制端连接，第八晶体管的栅极与上拉节点连接，第八晶体管的第二极与第一低电位线连接。
7、在其中一些实施方式中，第二下拉维持模块包括第九晶体管和第十晶体管，第九晶体管的第一极与第n级级联线连接，第九晶体管的栅极与第八晶体管的第一极、第七晶体管的第二极连接；第十晶体管的第一极与第九晶体管的第二极连接，第十晶体管的栅极与第九晶体管的栅极连接，第十晶体管的第二极与第一低电位线连接。
8、在其中一些实施方式中，第n级移位寄存器还包括第三反相器和第三下拉维持模块，第三反相器与上拉节点、第三时钟线、第三低电位线以及高电位线连接；第三下拉维持模块与第三反相器的输出端、第三低电位线以及上拉节点连接。
9、在其中一些实施方式中，第三反相器包括第十一晶体管、第十二晶体管以及第十三晶体管，第十一晶体管的第一极与高电位线连接，第十一晶体管的栅极与第三时钟线连接；第十二晶体管的第一极与第十一晶体管的第二极连接，第十二晶体管的栅极与第十一晶体管的栅极连接；第十三晶体管的第一极与第十二晶体管的第二极、第三下拉维持模块的控制端连接，第十三晶体管的栅极与上拉节点连接，第十三晶体管的第二极与第三低电位线连接。
10、在其中一些实施方式中，第三下拉维持模块包括第十四晶体管和第十五晶体管，第十四晶体管的第一极与上拉节点连接，第十四晶体管的栅极与第十三晶体管的第一极、第十二晶体管的第二极连接；第十五晶体管的第一极与第十四晶体管的第二极连接，第十五晶体管的栅极与第十四晶体管的栅极连接，第十五晶体管的第二极与第三低电位线连接。
11、在其中一些实施方式中，第n级移位寄存器还包括第十六晶体管、第十七晶体管以及第十八晶体管，第十六晶体管的第一极与第一时钟线连接，第十六晶体管的栅极与第n+1级级联线连接；第十七晶体管的第一极与第十六晶体管的第二极连接，第十七晶体管的栅极与第十六晶体管的栅极连接，第十七晶体管的第二极与上拉节点连接；第十八晶体管的第一极与第一反相器的输出端、第二反相器的输出端连接，第十八晶体管的栅极与第n-1级级联线连接，第十八晶体管的第二极与第一低电位线连接；其中，第一时钟线用于传输第一时钟信号，第一低电位线用于传输第一低电位信号，第二低电位线用于传输第二低电位信号，第一时钟信号的低电位小于第一低电位信号的电位或者第二低电位信号的电位。
12、在其中一些实施方式中，第一时钟线用于传输第一时钟信号，第n-1级级联线用于传输第n-1级级联信号，第二时钟线用于传输第二时钟信号，第n级栅极驱动线用于传输第n级栅极驱动信号，第三时钟线用于传输第三时钟信号；第n-1级级联信号处于高电位的情况下，上拉控制模块导通，处于高电位的第一时钟信号为上拉节点充电至高电位，第三时钟信号处于低电位，第一反相器输出低电位，第一下拉维持模块处于截止状态；上拉模块导通，处于低电位的第二时钟信号输出为低电位的第n级栅极驱动信号。
13、在其中一些实施方式中，第一时钟线用于传输第一时钟信号，第n-1级级联线用于传输第n-1级级联信号，第二时钟线用于传输第二时钟信号，第n级栅极驱动线用于传输第n级栅极驱动信号，第三时钟线用于传输第三时钟信号；第n-1级级联信号、第一时钟信号均处于低电位的情况下，上拉控制模块截止，上拉节点处于低电位，第三时钟信号处于高电位，第一反相器输出高电位，第一下拉维持模块处于导通状态，第n级栅极驱动信号被下拉至低电位。
14、第二方面，本技术提供一种显示面板，该显示面板包括上述的栅极驱动电路。
15、本技术提供的栅极驱动电路及显示面板，通过第一反相器连接上拉节点、第三时钟线、第一低电位线、高电位线以及第一下拉维持模块，第一反相器的输出电位可以随着上拉节点和第三时钟线的高低电位的变化，而在高电位与低电位之间高频切换，从而能够通过第一下拉维持模块对第n级栅极驱动线的电位进行下拉，这实现了一个反相器对一个栅极驱动信号的下拉，从而减少了反相器的使用数量及边框占用空间。
16、又，相较于第一下拉维持模块长时间受到同一电位的驱动而应力较大的情况，第一反相器的输出电位在高低电位之间高频切换，可以使得第一下拉维持模块承受的电位在高低之间快速切换，从而使得承受同一电位的时间缩短，这可以减小第一下拉维持模块所受到的应力。
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括移位寄存器，其中，第n级移位寄存器包括：
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一反相器包括：
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一下拉维持模块包括：
4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第n级移位寄存器还包括：
5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第二反相器包括：
6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第二下拉维持模块包括：
7.根据权利要求1所述的栅极驱动电路，其特征在于，所述第n级移位寄存器还包括：
8.根据权利要求7所述的栅极驱动电路，其特征在于，所述第三反相器包括：
9.根据权利要求1-8任一项所述的栅极驱动电路，其特征在于，所述第n级移位寄存器还包括：
10.根据权利要求1-8任一项所述的栅极驱动电路，其特征在于，所述第一时钟线用于传输第一时钟信号，所述第n-1级级联线用于传输第n-1级级联信号，所述第二时钟线用于传输第二时钟信号，所述第n级栅极驱动线用于传输第n级栅极驱动信号，所述第三时钟线用于传输第三时钟信号；
11.根据权利要求1-8任一项所述的栅极驱动电路，其特征在于，所述第一时钟线用于传输第一时钟信号，所述第n-1级级联线用于传输第n-1级级联信号，所述第二时钟线用于传输第二时钟信号，所述第n级栅极驱动线用于传输第n级栅极驱动信号，所述第三时钟线用于传输第三时钟信号；
12.一种显示面板，其特征在于，所述显示面板包括如权利要求1-11任一项所述的栅极驱动电路。
