本发明涉及半导体器件测试，特别涉及一种存储阵列测试方法、系统、电子设备、存储介质。
背景技术：
1、近年来，随着半导体制造工艺的发展和人工智能领域的崛起，传统的计算存储分离的硬件架构不得不面对冯·诺伊曼瓶颈，数据搬移带来的能耗开销使得存算分离的传统架构难以满足低功耗的系统设计需求。为了打破冯·诺依曼瓶颈的束缚，存算一体的计算架构开始兴起，逐渐从近存储的计算范式到以存储为中心的计算范式演进。如存算一体等存储器技术得到技术和平台的支持开始快速发展，而在研发与测试过程中，面对核心组成部分为大量器件阵列的芯片与高端存储器，器件阵列的性能测试与分析成为优化性能，提高芯片良品率的前提。
2、然而传统的存储芯片测试过程中，一旦进行并行测试，测试通路或测试核心之间经常同步不正确时，导致数据错误或丢失，无法获取更多精准有用的数据测试阵列中的器件性能与电学特性，只能反映阵列功能是否正确，这可能导致某些问题无法被发现或评估，从而造成生产周期延长、质量问题的风险增加、产品性能和可靠性降低、测试成本增加以及故障排除等困难。因此，需要进一步开发存储阵列测试技术。
技术实现思路
1、本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种存储阵列测试方法、系统、电子设备、存储介质，能够提高并行测试存储阵列的可靠性，从而提高测试存储阵列的中的器件性能。
2、第一方面，本发明实施例提供了一种存储阵列测试方法，应用于存储阵列测试系统，所述存储阵列测试系统与待测晶体管器件相连接，所述待测晶体管器件为待测存储阵列，所述存储阵列测试系统包括同步模块、目标信号发生器、针卡、中间信号处理模块、信号测量和采集模块和上位机，所述针卡分别与所述目标信号发生器和待测晶体管器件通信连接，所述中间信号处理模块分别与所述针卡和所述信号测量和采集模块通信连接，所述上位机与所述信号测量和采集模块通信连接，所述待测晶体管器件对应的各个测试通道连接于同一个接地点和同一个参考回路，所述同步模块设置于所述测试通道，所述测试通道用于指示测试信号输送的路径，所述存储阵列测试方法包括：
3、所述目标信号发生器产生所述测试信号，并将所述测试信号发送到所述针卡，所述测试信号为高频信号；
4、所述针卡将所述测试信号传输到待测晶体管器件，通过所述测试信号对所述待测晶体管器件进行测试，得到多个输出数据；
5、所述测试通道中的所述同步模块对各个所述输出数据进行信号同步处理，并输出到所述针卡；
6、所述针卡将所述输出数据传输到中间信号处理模块；
7、所述中间信号处理模块对所述输出数据进行预处理；
8、所述信号测量和采集模块对预处理后的所述输出数据进行信号测量和转换，得到分析数据；
9、所述上位机通过预设的分析算法对所述分析数据进行测试分析，得到目标测试结果。
10、在本发明的一些实施例中，所述针卡将所述测试信号传输到待测晶体管器件，通过所述测试信号对所述待测晶体管器件进行测试，得到多个输出数据，包括：
11、所述针卡通过字线将所述测试信号传输到待测晶体管器件的栅极；
12、通过所述测试信号对所述待测晶体管器件进行测试，得到输出数据。
13、在本发明的一些实施例中，所述针卡将所述输出数据传输到中间信号处理模块，包括：
14、所述针卡通过位线从所述待测晶体管器件的漏极获取所述输出数据，并将所述输出数据发送到所述中间信号处理模块。
15、在本发明的一些实施例中，所述中间信号处理模块包括放大器、电流探头和高阻抗负载，所述输出数据包括输出脉冲电压信号和电路电流，所述中间信号处理模块对所述输出数据进行预处理，包括：
16、所述放大器对所述输出脉冲电压信号进行信号增强处理；
17、所述电流探头对所述电路电流进行电流强度测量处理；
18、所述高阻抗负载对所述电路进行负载降低处理。
19、在本发明的一些实施例中，所述目标信号发生器包括子信号发生器和阻抗匹配模块，所述阻抗匹配模块分别与所述子信号发生器和所述针卡通信连接，所述目标信号发生器产生测试信号，并将所述测试信号发送到所述针卡，包括：
20、所述子信号发生器产生原始信号，并将所述原始信号发送到所述阻抗匹配模块，所述原始信号为高频信号；
21、所述阻抗匹配模块接收所述原始信号，并获取所述原始信号、传输线和负载之间的阻抗差异；
22、通过所述阻抗差异对目标元件和目标电路结构进行调整；
23、通过调整后的所述目标元件和所述目标电路结构对所述原始信号进行信号保护处理，得到所述测试信号，所述信号保护处理用于指示降低所述测试信号中的能量损耗；
24、所述阻抗匹配模块将所述测试信号发送到所述针卡。
25、在本发明的一些实施例中，所述信号测量和采集模块包括示波器和adc模块，所述分析数据包括目标数字信号和信号波形数据，所述信号测量和采集模块对预处理后的所述输出数据进行信号测量和转换，得到分析数据，包括：
26、所述示波器对预处理后的所述输出数据中的输出脉冲电压信号进行信号波形分析处理，得到信号波形数据；
27、所述adc模块对所述输出数据中的所述输出脉冲电压信号进行数字信号转换处理，得到目标数字信号。
28、在本发明的一些实施例中，所述上位机通过预设的分析算法对所述分析数据进行测试分析，得到目标测试结果后，包括：
29、所述上位机通过预设power law算法对所述待测晶体管器件进行寿命预测处理，得到预测寿命，其中，所述预设power law算法通过样品芯片的历史失效数据训练得到，所述样品芯片与所述待测晶体管器件的类型相同；
30、所述上位机通过预设k-medoids算法对所述待测晶体管器件进行芯片噪声分析处理，得到目标噪声源，所述预设k-medoids算法通过所述样品芯片的历史噪声数据训练得到。
31、第二方面，本发明实施例提供了一种存储阵列测试系统，所述存储阵列测试系统与待测晶体管器件相连接，所述待测晶体管器件为待测存储阵列，所述存储阵列测试系统包括：同步模块、目标信号发生器、针卡、中间信号处理模块、信号测量和采集模块和上位机，所述针卡分别与所述目标信号发生器和待测晶体管器件通信连接，所述中间信号处理模块分别与所述针卡和所述信号测量和采集模块通信连接，所述上位机与所述信号测量和采集模块通信连接，所述待测晶体管器件对应的各个测试通道连接于同一个接地点和同一个参考回路，所述同步模块设置于所述测试通道，所述测试通道用于指示测试信号输送的路径，所述存储阵列测试系统用于执行如上述第一方面所述的存储阵列测试方法。
32、第三方面，本发明实施例提供了一种电子设备，包括有如上述第二方面所述的存储阵列测试系统。
33、第四方面，本发明实施例提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行如上述第一方面所述的存储阵列测试方法。
34、根据本发明实施例的存储阵列测试方法，至少具有如下有益效果：应用于存储阵列测试系统，所述存储阵列测试系统与待测晶体管器件相连接，所述待测晶体管器件为待测存储阵列，所述存储阵列测试系统包括同步模块、目标信号发生器、针卡、中间信号处理模块、信号测量和采集模块和上位机，所述针卡分别与所述目标信号发生器和待测晶体管器件通信连接，所述中间信号处理模块分别与所述针卡和所述信号测量和采集模块通信连接，所述上位机与所述信号测量和采集模块通信连接，所述待测晶体管器件对应的各个测试通道连接于同一个接地点和同一个参考回路，所述同步模块设置于所述测试通道，所述测试通道用于指示测试信号输送的路径，所述存储阵列测试方法包括：所述目标信号发生器产生所述测试信号，并将所述测试信号发送到所述针卡，所述测试信号为高频信号；所述针卡将所述测试信号传输到待测晶体管器件，通过所述测试信号对所述待测晶体管器件进行测试，得到多个输出数据；所述测试通道中的所述同步模块对各个所述输出数据进行信号同步处理，并输出到所述针卡；所述针卡将所述输出数据传输到中间信号处理模块；所述中间信号处理模块对所述输出数据进行预处理；所述信号测量和采集模块对预处理后的所述输出数据进行信号测量和转换，得到分析数据；所述上位机通过预设的分析算法对所述分析数据进行测试分析，得到目标测试结果。
35、传统的完整存储芯片测试只能反映阵列功能是否正确，无法测试阵列中的器件性能，而本技术通过同步模块对测试通道进行信号同步，通过将各个测试通道连接于同一个接地点和同一个参考回路，避免了当测试通路之间的同步不正确时，或者产生信号干扰时，可能会导致数据错误或丢失的问题，从而提高测试效率，并有效防止测试信号畸变，提供高质量和准确的测试结果，提高并行测试的准确性。
1.一种存储阵列测试方法，其特征在于，应用于存储阵列测试系统，所述存储阵列测试系统与待测晶体管器件相连接，所述待测晶体管器件为待测存储阵列，所述存储阵列测试系统包括同步模块、目标信号发生器、针卡、中间信号处理模块、信号测量和采集模块和上位机，所述针卡分别与所述目标信号发生器和待测晶体管器件通信连接，所述中间信号处理模块分别与所述针卡和所述信号测量和采集模块通信连接，所述上位机与所述信号测量和采集模块通信连接，所述待测晶体管器件对应的各个测试通道连接于同一个接地点和同一个参考回路，所述同步模块设置于所述测试通道，所述测试通道用于指示测试信号输送的路径，所述存储阵列测试方法包括：
2.根据权利要求1所述的存储阵列测试方法，其特征在于，所述针卡将所述测试信号传输到待测晶体管器件，通过所述测试信号对所述待测晶体管器件进行测试，得到多个输出数据，包括：
3.根据权利要求1所述的存储阵列测试方法，其特征在于，所述针卡将所述输出数据传输到中间信号处理模块，包括：
4.根据权利要求1所述的存储阵列测试方法，其特征在于，所述中间信号处理模块包括放大器、电流探头和高阻抗负载，所述输出数据包括输出脉冲电压信号和电路电流，所述中间信号处理模块对所述输出数据进行预处理，包括：
5.根据权利要求1所述的存储阵列测试方法，其特征在于，所述目标信号发生器包括子信号发生器和阻抗匹配模块，所述阻抗匹配模块分别与所述子信号发生器和所述针卡通信连接，所述目标信号发生器产生测试信号，并将所述测试信号发送到所述针卡，包括：
6.根据权利要求1所述的存储阵列测试方法，其特征在于，所述信号测量和采集模块包括示波器和adc模块，所述分析数据包括目标数字信号和信号波形数据，所述信号测量和采集模块对预处理后的所述输出数据进行信号测量和转换，得到分析数据，包括：
7.根据权利要求1所述的存储阵列测试方法，其特征在于，所述上位机通过预设的分析算法对所述分析数据进行测试分析，得到目标测试结果后，包括：
8.一种存储阵列测试系统，其特征在于，所述存储阵列测试系统与待测晶体管器件相连接，所述待测晶体管器件为待测存储阵列，所述存储阵列测试系统包括：同步模块、目标信号发生器、针卡、中间信号处理模块、信号测量和采集模块和上位机，所述针卡分别与所述目标信号发生器和待测晶体管器件通信连接，所述中间信号处理模块分别与所述针卡和所述信号测量和采集模块通信连接，所述上位机与所述信号测量和采集模块通信连接，所述待测晶体管器件对应的各个测试通道连接于同一个接地点和同一个参考回路，所述同步模块设置于所述测试通道，所述测试通道用于指示测试信号输送的路径，所述存储阵列测试系统用于执行如权利要求1至7任一项所述的存储阵列测试方法。
9.一种电子设备，其特征在于，包括权利要求8所述的存储阵列测试系统。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令用于使计算机执行如权利要求1至7任一项所述的存储阵列测试方法。
