本发明属于半导体，特别涉及一种半导体器件的制作方法。
背景技术：
1、在低功耗电路中，需要采用高阈值电压器件来降低电路中的漏电。而器件的阈值电压可以通过沟道掺杂离子浓度来调节，例如55nm器件中，通过沟道掺杂浓度的不同，可以制作低压、中压以及高压三种不同阈值电压的器件。但在高阈值电压金氧半场效晶体管（channel metal oxide semiconductor，mos）中，当源极和漏极区域与栅极交叠区附近的杂质离子浓度增高时，栅诱导漏极泄漏电流（gate-induced drain leakage，gidl）会增大，导致mos晶体管的漏电增大。
2、在传统mos晶体管制作过程中，沟道掺杂离子均匀注入到沟道区和源极和漏极区域，但源极和漏极区域的沟道掺杂是无作用的，反而会增大源极和漏极区域的杂质离子浓度，加剧gidl漏电。另一方面，轻掺杂区（lightly doped drain，ldd）的掺杂类型与沟道掺杂相反，为了抵消之前在源极和漏极区域所进行的沟道掺杂，需要增大ldd浓度，即增大源极和漏极区域的杂质离子浓度，也将加剧gidl漏电。
技术实现思路
1、本发明的目的在于提供一种半导体器件的制作方法，通过本发明提供的半导体器件的制作方法，能够降低后续形成的轻掺杂区内的离子浓度，能够降低栅诱导漏极泄漏电流，能够节约至少两道光阻，简化制作工艺，加快生产效率，降低企业成本。
2、为解决上述技术问题，本发明提供一种半导体器件的制作方法，包括以下步骤：
3、提供一衬底，所述衬底至少包括第一区域和第二区域；
4、在所述第一区域和所述第二区域之间形成浅沟槽隔离结构；
5、在所述衬底上形成第一图案化光阻层，所述第一图案化光阻层的开口长边方向平行于半导体器件沟道宽度方向，所述第一图案化光阻层暴露第一区域以及第一区域两侧的部分所述浅沟槽隔离结构；
6、以所述第一图案化光阻层为掩膜，对所述第一区域进行两次倾斜离子注入，形成第一沟道掺杂区；
7、去除所述第一图案化光阻层，在所述衬底上形成第二图案化光阻层，所述第二图案化光阻层的开口长边方向平行于半导体器件沟道宽度方向，所述第二图案化光阻层暴露第二区域以及第二区域两侧的部分所述浅沟槽隔离结构；
8、以所述第二图案化光阻层为掩膜，对所述第二区域进行两次倾斜离子注入，形成第二沟道掺杂区；
9、在所述第一沟道掺杂区和所述第二沟道掺杂区上形成栅极；以及
10、在所述栅极两侧形成轻掺杂区。
11、在本发明一实施例中，所述第一沟道掺杂区包括第一分部和第二分部，所述第二分部位于第一分部的两侧。
12、在本发明一实施例中，所述第一分部的掺杂浓度为所述第二分部的掺杂浓度的2倍，所述第一分部两侧的所述第二分部的宽度相等。
13、在本发明一实施例中，所述第二沟道掺杂区包括第三分部和第四分部，所述第四分部位于第三分部的两侧。
14、在本发明一实施例中，所述第三分部的掺杂浓度为所述第四分部的掺杂浓度的2倍，所述第三分部两侧的所述第四分部的宽度相等。
15、在本发明一实施例中，所述栅极设置在所述第一分部和第三分部上，且所述栅极的边缘与所述第一分部或第三分部的边缘对齐。
16、在本发明一实施例中，在进行两次倾斜离子注入时，在进行第一次倾斜离子注入后，将所述衬底进行平面180°旋转，或，将离子注入方向进行调整，进行第二次倾斜离子注入。
17、在本发明一实施例中，在所述第一区域或所述第二区域进行两次倾斜离子注入时，所述衬底上设置有垫氧化层，以所述垫氧化层为离子注入缓冲层，在所述第一区域或所述第二区域内形成阱区，沟道掺杂区设置在所述阱区上。
18、在本发明一实施例中，所述第一区域或所述第二区域上的两次倾斜离子注入的注入角度相等，注入的离子量相等。
19、在本发明一实施例中，倾斜离子注入的注入角度α依据公式α=arctan(h/d)获得，其中，注入角度α为离子注入方向与所述衬底之间的夹角，h为所述第一图案化光阻层或所述第二图案化光阻层在所述垫氧化层上的厚度，d为所述栅极的边界至邻近的所述第一图案化光阻层或所述第二图案化光阻层边缘的距离。
20、综上所述，本发明提供一种半导体器件的制作方法，本申请意想不到的技术效果是在形成沟道掺杂区时，能够降低源极和漏极所在区域的沟道掺杂浓度，从而降低后续形成的轻掺杂区内的离子浓度，能够降低栅诱导漏极泄漏电流。能够节约至少两道光阻，简化制作工艺，加快生产效率，降低企业成本。可以在同一衬底上形成不同类型的半导体器件，提高了工艺整合度，缩短了工艺周期，减少了制作的成本。能够准确获得注入角度，灵活控制形成的沟道区域的宽度，调整半导体器件的性能，同时降低两侧的源极和漏极区域的杂质离子浓度，降低漏电。
21、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。
1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述第一沟道掺杂区包括第一分部和第二分部，所述第二分部位于第一分部的两侧。
3.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述第一分部的掺杂浓度为所述第二分部的掺杂浓度的2倍，所述第一分部两侧的所述第二分部的宽度相等。
4.根据权利要求2所述的半导体器件的制作方法，其特征在于，所述第二沟道掺杂区包括第三分部和第四分部，所述第四分部位于第三分部的两侧。
5.根据权利要求4所述的半导体器件的制作方法，其特征在于，所述第三分部的掺杂浓度为所述第四分部的掺杂浓度的2倍，所述第三分部两侧的所述第四分部的宽度相等。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述栅极设置在所述第一分部和第三分部上，且所述栅极的边缘与所述第一分部或第三分部的边缘对齐。
7.根据权利要求1所述的半导体器件的制作方法，其特征在于，在进行两次倾斜离子注入时，在进行第一次倾斜离子注入后，将所述衬底进行平面180°旋转，或，将离子注入方向进行调整，进行第二次倾斜离子注入。
8.根据权利要求1所述的半导体器件的制作方法，其特征在于，在所述第一区域或所述第二区域进行两次倾斜离子注入时，所述衬底上设置有垫氧化层，以所述垫氧化层为离子注入缓冲层，在所述第一区域或所述第二区域内形成阱区，沟道掺杂区设置在所述阱区上。
9.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述第一区域或所述第二区域上的两次倾斜离子注入的注入角度相等，注入的离子量相等。
10.根据权利要求8所述的半导体器件的制作方法，其特征在于，倾斜离子注入的注入角度α依据公式α=arctan(h/d)获得，其中，注入角度α为离子注入方向与所述衬底之间的夹角，h为所述第一图案化光阻层或所述第二图案化光阻层在所述垫氧化层上的厚度，d为所述栅极的边界至邻近的所述第一图案化光阻层或所述第二图案化光阻层边缘的距离。
