本发明涉及像素驱动，具体涉及一种用于ips/ffs面板的面内切换式像素驱动电路。
背景技术：
1、场序(field sequential)或者色序法(color sequential)显示驱动技术通过人类的视觉暂停残留效应，直接利用rgb三色光源混色，达到全彩显示效果。无需彩色滤光片，一方面提高了光源利用率，另方面也降低了光源的功耗。
2、传统的1t2c像素电路，分辨率1920*1080产品，每行栅极信号开启周期为2us,1080行全部开启为一帧画面，需要约2ms时间。60hz产品，rgb子帧数需要180hz刷新才能实现同等流畅度。每个子帧大约需要1/180≈5.56ms，留给背光点灯显示r,g,b的时间约3.6ms。不考虑液晶延迟情况下，或使用us级别超快响应的铁电或者蓝相液晶，时间利用率=3.6/5.56≈64.7%，考虑液晶延迟，提供1ms时间给予其反转，时间利用率=2.6/5.56≈46.7%。由于场序显示时间利用率影响整体亮度，因此如何提高背光显示的时间利用率，有利于降低成本，提升显示画面亮度。
3、综上所述，传统的像素驱动电路存在亮灯时间短的问题。
技术实现思路
1、有鉴于此，本发明提供一种用于ips/ffs面板的面内切换式像素驱动电路，通过改进电路结构及驱动时序，解决了传统的像素驱动电路存在的亮灯时间短的问题。
2、为解决以上问题，本发明的技术方案为采用一种用于ips/ffs面板的面内切换式像素驱动电路，包括：第一晶体管、第一预存储电容、第二晶体管、像素电容、第三晶体管、第二预存储电容和第四晶体管，其中，所述第一晶体管的第一源漏极耦接至第一数据信号线，第二源漏极耦接至第二晶体管的第一源漏极和所述第一预存储电容的一端；所述第二晶体管的第二源漏极耦接至所述像素电容的一端；所述第四晶体管的第一源漏极耦接至第二数据信号线，第二源漏极耦接至第三晶体管的第一源漏极和所述第二预存储电容的一端；所述第三晶体管的第二源漏极耦接至所述像素电容的另一端。
3、可选地，在第一晶体管、第二晶体管、第三晶体管和第四晶体管均为n型mos管时，所述第一晶体管和所述第四晶体管的栅极均耦接至控制信号线，所述第二晶体管的栅极耦接至第一转移信号线，所述第三晶体管的栅极耦接至第二转移信号线。
4、可选地，在第一晶体管、第二晶体管和第四晶体管均为n型mos管、第三晶体管为p型mos管时，所述第一晶体管和所述第四晶体管的栅极均耦接至控制信号线，所述第二晶体管和所述第三晶体管的栅极耦接至第一转移信号线。
5、可选地，所述第一预存储电容和第二预存储电容远离晶体管的一端均耦接至公共信号线。
6、可选地，所述像素驱动电路的驱动时序被配置为：第n帧的背光开启阶段，控制信号逐行跳变为高电位，第一晶体管和第四晶体管同步打开，第一数据信号线通过第一晶体管将包含灰阶电压的第一数据信号存储至所述第一预存储电容，第二数据信号线通过第四晶体管将包含参考电压的第二数据信号存储至所述第二预存储电容，进入第n帧的背光关闭阶段。
7、可选地，在第n帧的背光关闭阶段，第二转移信号跳变为高电位，第三晶体管打开，所述第二预存储电容通过第三晶体管将包含参考电压的第二数据信号传输至像素电容的一端后，第二转移信号跳变回正常电位，第三晶体管关断；第一转移信号跳变为高电位，第二晶体管打开，所述第一预存储电容通过第二晶体管将包含灰阶电压的第一数据信号传输至像素电容的另一端后，第一转移信号跳变回正常电位，第二晶体管关断，进入第n+1帧的背光开启阶段。
8、可选地，在第n+1帧的背光开启阶段，控制信号逐行跳变为高电位，第一晶体管和第四晶体管同步打开，第一数据信号线通过第一晶体管将包含参考电压的第一数据信号存储至所述第一预存储电容，第二数据信号线通过第四晶体管将包含灰阶电压的第二数据信号存储至所述第二预存储电容，进入第n+1帧的背光关闭阶段；在第n+1帧的背光关闭阶段，第一转移信号跳变为高电位，第二晶体管打开，所述第一预存储电容通过第二晶体管将包含参考电压的第一数据信号传输至像素电容的一端后，第一转移信号跳变回正常电位，第二晶体管关断；第二转移信号跳变为高电位，第三晶体管打开，所述第二预存储电容通过第三晶体管将包含灰阶电压的第二数据信号传输至像素电容的另一端后，第二转移信号跳变回正常电位，第三晶体管关断，进入第n+2帧的背光开启阶段。
9、可选地，所述像素驱动电路的驱动时序被配置为：第n帧的背光开启阶段，控制信号逐行跳变为高电位，第一晶体管和第四晶体管同步打开，第一数据信号线通过第一晶体管将包含灰阶电压的第一数据信号存储至所述第一预存储电容，第二数据信号线通过第四晶体管将包含参考电压的第二数据信号存储至所述第二预存储电容，进入第n帧的背光关闭阶段。
10、可选地，在第n帧的背光关闭阶段，第一转移信号跳变为低电位，第三晶体管打开，所述第二预存储电容通过第三晶体管将包含参考电压的第二数据信号传输至像素电容的一端后，第二转移信号跳变回高电位，第三晶体管关断的同时第二晶体管打开，所述第一预存储电容通过第二晶体管将包含灰阶电压的第一数据信号传输至像素电容的另一端后，第一转移信号跳变回正常电位，第二晶体管关断，进入第n+1帧的背光开启阶段。
11、可选地，在第n+1帧的背光开启阶段，控制信号逐行跳变为高电位，第一晶体管和第四晶体管同步打开，第一数据信号线通过第一晶体管将包含参考电压的第一数据信号存储至所述第一预存储电容，第二数据信号线通过第四晶体管将包含灰阶电压的第二数据信号存储至所述第二预存储电容，进入第n+1帧的背光关闭阶段；在第n+1帧的背光关闭阶段，第一转移信号跳变为高电位，第二晶体管打开，所述第一预存储电容通过第二晶体管将包含参考电压的第一数据信号传输至像素电容的一端后，第一转移信号跳变为低电位，第二晶体管关断的同时，第三晶体管打开，所述第二预存储电容通过第三晶体管将包含灰阶电压的第二数据信号传输至像素电容的另一端后，第一转移信号跳变回正常电位，第三晶体管关断，进入第n+2帧的背光开启阶段。
12、本发明的首要改进之处为提供的一种用于ips/ffs面板的面内切换式像素驱动电路，通过设置预存储电容与晶体管配合，使得在当前帧的背光发光时间内，利用预存储电容存储灰阶电压，实现在背光关闭时全部像素同步转移灰阶电压，极大减小了像素电压的写入时间，相对地增加背光发光时间。
13、并且由于本发明能够在任意帧中，通过任一数据信号线进行灰阶电压的写入的同时，通过另一数据信号线进行复位，因此无论该帧处于正极性帧或负极性帧，该液晶显示装置的ic电压范围均为[0，vop-max]，而传统的it2c电路的ic电压范围为[-vop-max，vop-max]，因此本发明还能够显著降低功耗并降低驱动难度。
1.一种用于ips/ffs面板的面内切换式像素驱动电路，其特征在于，包括：第一晶体管（t1）、第一预存储电容（cst1）、第二晶体管（t2）、像素电容（clc）、第三晶体管（t3）、第二预存储电容（cst2）和第四晶体管（t4），其中，
2.根据权利要求1所述的像素驱动电路，其特征在于，在第一晶体管（t1）、第二晶体管（t2）、第三晶体管（t3）和第四晶体管（t4）均为n型mos管时，所述第一晶体管（t1）和所述第四晶体管（t4）的栅极均耦接至控制信号线（scan），所述第二晶体管（t2）的栅极耦接至第一转移信号线（tran1），所述第三晶体管（t3）的栅极耦接至第二转移信号线（tran2）。
3.根据权利要求1所述的像素驱动电路，其特征在于，在第一晶体管（t1）、第二晶体管（t2）和第四晶体管（t4）均为n型mos管、第三晶体管（t3）为p型mos管时，所述第一晶体管（t1）和所述第四晶体管（t4）的栅极均耦接至控制信号线（scan），所述第二晶体管（t2）和所述第三晶体管（t3）的栅极耦接至第一转移信号线（tran1）。
4.根据权利要求2或3所述的像素驱动电路，其特征在于，所述第一预存储电容（cst1）和第二预存储电容（cst2）远离晶体管的一端均耦接至公共信号线（com）。
5.根据权利要求2所述的像素驱动电路，其特征在于，所述像素驱动电路的驱动时序被配置为：
6.根据权利要求5所述的像素驱动电路，其特征在于，在第n帧的背光关闭阶段，第二转移信号跳变为高电位，第三晶体管（t3）打开，所述第二预存储电容（cst2）通过第三晶体管（t3）将包含参考电压的第二数据信号传输至像素电容（clc）的一端后，第二转移信号跳变回正常电位，第三晶体管（t3）关断；
7.根据权利要求6所述的像素驱动电路，其特征在于，在第n+1帧的背光开启阶段，控制信号逐行跳变为高电位，第一晶体管（t1）和第四晶体管（t4）同步打开，第一数据信号线（data1）通过第一晶体管（t1）将包含参考电压的第一数据信号存储至所述第一预存储电容（cst1），第二数据信号线（data2）通过第四晶体管（t4）将包含灰阶电压的第二数据信号存储至所述第二预存储电容（cst2），进入第n+1帧的背光关闭阶段；
8.根据权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路的驱动时序被配置为：
9.根据权利要求8所述的像素驱动电路，其特征在于，在第n帧的背光关闭阶段，第一转移信号跳变为低电位，第三晶体管（t3）打开，所述第二预存储电容（cst2）通过第三晶体管（t3）将包含参考电压的第二数据信号传输至像素电容（clc）的一端后，第二转移信号跳变回高电位，第三晶体管（t3）关断的同时第二晶体管（t2）打开，所述第一预存储电容（cst1）通过第二晶体管（t2）将包含灰阶电压的第一数据信号传输至像素电容（clc）的另一端后，第一转移信号跳变回正常电位，第二晶体管（t2）关断，进入第n+1帧的背光开启阶段。
10.根据权利要求6所述的像素驱动电路，其特征在于，在第n+1帧的背光开启阶段，控制信号逐行跳变为高电位，第一晶体管（t1）和第四晶体管（t4）同步打开，第一数据信号线（data1）通过第一晶体管（t1）将包含参考电压的第一数据信号存储至所述第一预存储电容（cst1），第二数据信号线（data2）通过第四晶体管（t4）将包含灰阶电压的第二数据信号存储至所述第二预存储电容（cst2），进入第n+1帧的背光关闭阶段；
